JPH04172892A - 時間軸補正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、各種標準テレビジョン方式の複合カラー映像
信号におけるクロマ信号を正規の中心周波数より低い周
波数に変換して記録および再生を行う記録再生装置に供
され、再生映像信号の時間軸を補正する時間軸補正装置
に関するものである。

〔従来の技術〕

ＮＴＳＣ方式やＰＡＬ方式等の複合カラー映像信号にお
けるクロマ信号は、ＶＴＲで記録するには搬送周波数が
高いため、そのままＦＭ変調しようとすると上下側帯の
両端で大きいエネルギーを有し、側波帯を十分広くとら
なければ輝度信号との混変調や相互干渉が生じる。そこ
で、家庭用のＶＴＲ等においては、クロマ信号の中心周
波数を正規の周波数より低い周波数に変換して低域変換
クロマ信号とし、この低域変換クロマ信号と別にＦＭ変
調した輝度信号とを周波数多重して記録する手法を採用
して、上記のような問題を解決している。

また、近年、ＶＴＲにおいては、高画質化に対する要求
が高まるにつれて、種々の技術が開発されているが、そ
のなかでも、テープ走行系の影響等により必然的に生じ
ていた再生映像信号の時間軸変動を容易に取り除き、再
生画像のゆれや色相のむらをなくす時間軸補正装置の改
良が進められている。以下に、前述のクロマ信号低域変
換記録方式を採用するＶＴＲに用いられる時間軸補正装
置について説明する。

第２図に示すように、この時間軸補正装置においては、
同期分離回路２１により、ＦＭ復調後の輝度信号から水
平同期信号が分離され、ＰＬＬ　（Ｐｈａｓｅ　Ｌｏｃ
ｋｅｄ　Ｌｏｏｐ）回路２２に供給される。ＰＬＬ回路
２２では、上記水平同期信号が内部で発生する基準信号
と比較され、その位相差に応じて発振周波数が制御され
て上記水平同期信号の時間軸変動に同期する書込みクロ
ックが発生する。この書込みクロックは、Ａ／Ｄ変換器
２３・２４、メモリ２５・２６および書込みアドレスカ
ウンタ２７に供給される。書込みアドレスカウンタ２７
では、上記書込みクロックに基づいてメモリ２５・２６
に供給する書込みアドレスが発生する一方、読出しアド
レスカウンタ２８では、水晶発振器２９で発生した正確
な読出しクロックに基づいてメモリ２５・２６に供給す
る読出しアドレスが発生する。

一方、輝度信号と低域変換クロマ信号は、それぞれＡ／
Ｄ変換器２３・２４により書込みクロックでディジタル
の輝度データと低域変換クロマデータに変換され、メモ
リ２５・２６における上記書込みアドレスにより指定さ
れたアドレスに書込みクロックのタイミングで順次書込
まれる。メモＩＪ２５・２６に書込まれた輝度データと
低域変換クロマデータは、それぞれ上記の読出しアドレ
スにより指定されたアドレスのものから水晶発振器２９
の読出しクロックのタイミングで順次続出され、Ｄ／Ａ
変換器３０・３１により読出しクロックでアナログの輝
度信号と低域変換クロマ信号に変換される。

このように、輝度信号と低域変換クロマ信号は、時間軸
補正装置において、時間軸変動に同期する不安定な書込
みクロックにより不等間隔でメモＩＪ２５・２６に読込
まれるとともに、メモリ２５・２６から安定な読出しク
ロックにより等間隔で読み出されることにより、時間軸
が安定化されたものとなる。

ところで、時間軸補正装置を経た低域変換クロマ信号は
、図示しない周波数変換部で元の周波数に変換された後
、輝度信号と混合される。上記周波数変換部では、再生
画像の色相を正確に再現するために、周波数変換の処理
が行われる際に、ＡＰ　Ｃ（Ａｕｔｏｍａｔｉｃ　Ｐｈ
ａｓｅ　Ｃｏｎｔｒｏｌ）ループにより、クロマ信号か
ら位相レベルの時間軸変動が除去されるようになってい
る。

〔発明が解決しようとする課題〕

しかしながら、輝度信号は、クロマ信号のように高度に
時間軸変動が除去されることがないため、時間軸補正装
置を経てもなお高域の微小な時間軸変動が残留する。こ
のため、高画質化がますます要求される今日の状況では
、輝度信号に対してもクロマ信号と同等の高度な時間軸
補正を施すことが望まれている。

〔課題を解決するための手段〕

本発明に係る時間軸補正装置は、上記の課題を解決する
ために、再生映像信号をなす輝度信号と低域変換クロマ
信号をディジタルに変換し、再生映像信号の時間軸変動
に同期した書込みクロックにより不等間隔でメモリに書
込むとともに、このメモリに書込まれた輝度信号と低域
変換クロマ信号を一定周期の読出しクロックにより等間
隔で読出してアナログに変換するようにした時間軸補正
装置において、以下のように構成されていることを特徴
としている。

すなわち、上記時間軸補正装置は、アナログ変換後の輝
度信号から得られる同期信号に基づいて低域変換クロマ
副搬送波を発生する低域変クロマ副換搬送波発生手段と
、上記低域変換クロマ副搬送波と一定周期のクロマ副搬
送波の周波数和をとって局部発振信号を発生する局部発
振信号発生手段と、上記局部発振信号によりアナログ変
換後の低域変換クロマ信号を元の周波数のクロマ信号に
変換する周波数変換手段と、上記クロマ信号のカラーバ
ースト信号と上記クロマ副搬送波の位相差を求める位相
比較手段と、上記位相差に応じて上記読出しクロックの
位相を制御する位相制御手段とを備えているものである
。

〔作　用〕

上記の構成によれば、ディジタルに変換された輝度信号
と低域変換クロマ信号は、メモリに書き込まれたときに
時間軸変動がほぼ除去されるが、高域の微小な時間軸変
動を含んでいる。また、低域変換クロマ信号は、メモリ
から読出されてアナログに変換された後、周波数変換手
段により、局部発振信号発生手段で発生した局部発振信
号により元の周波数に変換されクロマ信号となる。位相
比較手段では、このクロマ信号から得られたカラーバー
スト信号と一定周期のクロマ副搬送波の位相比較がなさ
れ、さらに、位相制御手段では、上記の位相比較の結果
骨られる位相差に応じて読出しクロックの位相が制御さ
れる。

これによって、読出しクロックがカラーバースト信号の
位相変動で変調されたことになり、この読出しクロック
でメモリに書込まれた輝・度信号と低域変換クロマ信号
が読出されることにより、メモリへの書込み時に除去さ
れなかった高域の時間軸変動が除去される。

〔実施例］ 本発明をＮＴＳＣ方式のＶＴＲに適用した一実施例を第
１図に基づいて説明すれば、以下の通りである。

本実施例に係る時間軸補正装置は、第１図に示すように
、時間軸補正部１および低域変換クロマ信号の周波数変
換処理機能を備える読出しクロック発生部２により構成
されている。

時間軸補正部１は、同期分離回路３、ＰＬＬ回路４、Ａ
／Ｄ変換器５・６、メモリ７・８、書込みアドレスカウ
ンタ９、読出しアドレスカウンタ１０およびＤ／Ａ変換
器１１・１２とを備えている。

同期分離回路３は、時間軸補正部１に入力される輝度信
号から水平同期信号を分離する回路である。ＰＬＬ回路
４は、内部で発生する基準信号と同期分離回路３により
分離された水平同期信号とを周波数で比較し、その周波
数差に応じて発振周波数を制御することにより、水平同
期信号に含まれる時間軸変動（以降、実施例の説明にお
いてジッタと称する）に同期する書込みクロックを発生
する回路である。Ａ／Ｄ変換器５・６は、それぞれ再生
映像信号をなす輝度信号と低域変換クロマ信号を上記書
込みクロックでディジタルの輝度データと低域変換クロ
マデータに変換する回路である。メモリ７・８は、それ
ぞれ上記輝度データと低域変換クロマデータを、上記書
込みクロックで書き込むとともに、後述する読出しクロ
ック発生部２のＶＣＯ２０で発生する読出しクロックで
読出す記憶装置である。

書込みアドレスカウンタ９は、上記書込みクロックに基
づいてメモリ７・８に輝度データと低域変換クロマデー
タを書込むアドレスを指定する書込みアドレスを発生す
る回路である。一方、読出しアドレスカウンタ１０は、
上記読出しクロックに基づいてメモリ７・８から輝度デ
ータと低域変換クロマデータを読出すアドレスを指定す
る読出しアドレスを発生する回路である。Ｄ／Ａ変換器
１１・１２は、それぞれメモリ７・８から読出された輝
度データと低域変換クロマデータを上記の読出しクロッ
クでアナログの輝度信号と低域変換クロマ信号に変換す
る回路である。

読出しクロック発生部２は、水晶発振器１３、同期分離
回路１４、ＰＳ４０ｆＨ信号発生回路１５、サブコンバ
ータ１６、メインコンバータ１７、バースト分離回路１
８、位相比較器１９およびＶ　ＣＯ（Ｖｏｌｔａｇｅ　
Ｃｏｎｔｒｏｌｌｅｄ　０ｓｃｉｌｌａｔｏｒ）　２０
により構成されている。

同期分離回路１４は、上記Ｄ／Ａ変換器１１から出力さ
れる輝度信号から水平同期信号を分離する回路である。

低域変換クロマ副搬送波発生手段としてのＰ３４０ｆｕ
信号発生回路１５は、上記水平同期信号と図示しないヘ
ッドドラムから供給される３０）ｆｚのドラム回転パル
スに基づいて、】Ｈ毎に位相が記録時と逆の方向に９０
°推移し、水平同期周波数ｆＨの４０倍の周波数のＰＳ
４０ｆＮ信号・すなわち低域変換クロマ副搬送波を発生
する回路である。局部発振信号発生手段としてのサブコ
ンバータ１６は、上記ＰＳ４０ｆ）Ｉ信号と、水晶発振
器１３で発生する一定周期の３．５８　Ｍ七のクロマ副
搬送波の周波数和をとり、低域変換クロマ信号の周波数
変換に必要な局部発振信号を発生する回路である。周波
数変換手段としてのメインコンバータ１７は、上記局部
発振信号と前記Ｄ／Ａ変換器１２から出力される低域変
換クロマ信号の周波数差をとることにより、その低域変
換クロマ信号を元の周波数に変換しクロマ信号とする回
路である。

上記の同期分離回路１４、ＰＳ４Ｏｆ）Ｉ信号発生回路
１５、サブコンバータ１６およびメインコンバーク１７
は、読出しクロック発生部２において、低域変換クロマ
信号の周波数変換を行う周波数変換処理系を形成してい
る。

バースト分離回路１８は、上記クロマ信号からカラーバ
ースト信号を分離する回路である。位相比較手段として
の位相比較器１９は、水晶発振器１３で発生するクロマ
副搬送波と上記カラーバースト信号を位相比較し、その
位相差に応じた誤差電圧を発生する回路である。位相制
御手段としてのＶＣＯ２０は、上記誤差電圧に応して１
４．３　ＭＨ７，（クロマ副搬送波周波数の４倍）の読
出しクロックの位相を制御する回路である。

上記のバースト分離回路１８、位相比較器１９およびＶ
ＣＯ２０は、読出しクロック発生部２において、続出し
クロックの位相制御を行う位相制御系を形成している。

上記の構成において、同期分離回路３により輝度信号か
ら分離された水平同期信号がＰＬＬ回路４に供給される
と、ここで、水平同期信号のジッタに同期する書込みク
ロックが発生する。一方、輝度信号と低域変換クロマ信
号は、それぞれＡ／Ｄ変換器５・６により輝度データと
低域変換クロマデータに変換された後、書込みアドレス
カウンタ９で発生した書込みアドレスにより指定される
メモリ７・８のアドレスに、上記書込みクロックのタイ
ミングで順次書込まれる。このとき、輝度データと低域
変換クロマデータは、メモリ７・８に書込まれた時点で
ほぼジッタが除去された状態となっているが、ＰＬＬ回
路４で輝度信号のジッタに十分追従できなかった書込み
クロックの１周期以下の高域の微小なジッタを含んでい
る。

メモリ７・８内の輝度データと低域変換クロマデータは
、それぞれ続出しアドレスカウンタ１０で発生する読出
しアドレスにより指定されたアドレスのものから、ＶＣ
Ｏ２０で発生する読出しクロックのタイミングで順次読
出され、Ｄ／Ａ変換器１１・１２によりアナログの輝度
信号と低域変換クロマ信号に変換される。

次いで、読出しクロック発生部２では、ＰＳ４０ｆ、信
号発生回路１５により、上記のように時間軸補正部１を
経た輝度信号から同期分離回路１４により分離された水
平同期信号とドラム回転パルスに基づいて、低域変換ク
ロマ信号の位相を元に戻すためのＰ３４０　ｆ、信号が
発生する。次いで、サブコンバータ１６により、上記Ｐ
Ｓ４０ｆＨ信号と水晶発振器１３で発生したクロマ副搬
送波の周波数和かとられて局部発振信号が作成される。

そして、Ｄ／Ａ変換器１２から出力された低域変換クロ
マ信号は、メインコンバータ１７で上記局部発振信号に
より元の周波数および位相のクロマ信号に変換される。

さらに、このクロマ信号からバースト分離回路１８によ
り分離されたカラーバースト信号が、位相比較器１９で
水晶発振器１３のクロマ副搬送波と位相比較され、その
位相差に応じた誤差電圧により、ＶＣＯ２０で読出しク
ロックの発振位相が制御される。これによって、ＶＣＯ
２０から出力される読出しクロックがカラーバースト信
号の位相変動で位相変調されたものとなり、メモリ７・
８の読出し動作のタイミングがその変調度に応じて変化
する。したがって、メモリ７・８から読出された輝度デ
ータおよび低域変換クロマデータは、メモリ７・８に書
込まれたときに含んでいた高域の微小なジッタも除去さ
れる。

〔発明の効果〕

本発明に係る時間軸補正装置は、以上のように、メモリ
から読出されてアナログ変換された輝度信号から得られ
る同期信号に基づいて低域変換クロマ副搬送波を発生す
る低域変クロマ１％ＩＪ換搬送波発生手段と、上記低域
変換クロマ副搬送波と一定周期のクロマ副搬送波の周波
数和をとって局部発振信号を発生する局部発振信号発生
手段と、上記局部発振信号によりアナログ変換後の低域
変換クロマ信号を元の周波数のクロマ信号に変換する周
波数変換手段と、上記クロマ信号のカラーバースト信号
と上記クロマ副搬送波の位相差を求める位相比較手段と
、上記位相差に応じて上記メモリから輝度信号と低域変
換クロマ信号を読出す際の読出しクロックの位相を制御
する位相制御手段とを備えている構成である。

これにより、読出しクロックがカラーバースト信号の位
相変動に応じたものとなり、この読出しクロックでメモ
リから輝度信号と低域変換クロマ信号を読出すことで、
メモリへの書込み時に残留していた高域の微小な時間軸
変動の除去が可能となる。したがって、本発明を採用す
れば、輝度信号に対してもクロマ信号と同様に高精度に
時間軸補正を施すことができ、再生画質の向上を図るこ
とができるという効果を奏する。

【図面の簡単な説明】

第１図は本発明の一実施例に係る時間軸補正装置の構成
を示すブロック図である。 第２図は従来例に係る時間軸補正装置の構成を示すブロ
ック図である。 ３は同期分離回路、４はＰＬＬ回路、５・６はＡ／Ｄ変
換器、７・８はメモリ、１１・１２はＤ／Ａ変換器、１
３は水晶発振器、１４は同期分離回路、１５はＰＳ４０
ｆ＋＋信号発生回路（低域変換クロマ副搬送波発生手段
）、１６はサブコンバータ（局部発振信号発生手段）、
１７メインコンバータ（周波数変換手段）、１８はバー
スト分離回路、１９は位相比較器（位相比較手段）、２
０はＶＣＯ（位相制御手段）である。

Claims (1)

1. 【特許請求の範囲】 １、再生映像信号をなす輝度信号と低域変換クロマ信号
   をディジタルに変換し、再生映像信号の時間軸変動に同
   期した書込みクロックにより不等間隔でメモリに書込む
   とともに、このメモリに書込まれた輝度信号と低域変換
   クロマ信号を一定周期の読出しクロックにより等間隔で
   読出してアナログに変換するようにした時間軸補正装置
   において、 アナログ変換後の輝度信号から得られる同期信号に基づ
   いて低域変換クロマ副搬送波を発生する低域変クロマ副
   換搬送波発生手段と、上記低域変換クロマ副搬送波と一
   定周期のクロマ副搬送波の周波数和をとって局部発振信
   号を発生する局部発振信号発生手段と、上記局部発振信
   号によりアナログ変換後の低域変換クロマ信号を元の周
   波数のクロマ信号に変換する周波数変換手段と、上記ク
   ロマ信号のカラーバースト信号と上記クロマ副搬送波の
   位相差を求める位相比較手段と、上記位相差に応じて上
   記読出しクロックの位相を制御する位相制御手段とを備
   えていることを特徴とする時間軸補正装置。