JPH04172704A - 演算増幅器の保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 演算増幅器の破壊を防止する演算増幅器の保護回路に関
し、 演算増幅器に供給される電源電圧が入力端子の電圧より
低下したときの演算増幅器の破壊を防止することを目的
とし、 二入力の差動増幅を行なう演算増幅器の反転入力端子、
非反転入力端子夫々にアノードを接続され、該演算増幅
器の高電圧側の電源にカソードを接続された第１．第２
のダイオードを有し、該高電圧側の電源の電圧低下時に
該第１．第２のダイオードを導通させ、また、二入力の
差動増幅を行なう演算増幅器の反転入力端子、非反転入
力端子夫々にアノードを接続された第３．第４のダイオ
ードと、該第３．第４のダイオードのカソードと低電圧
側の電源との間に設けられ該演算増幅器の高電圧側の電
源の電圧低下時に導通するトランジスタとを育し、該高
電圧側の電源の電圧低下時に該トランジスタ及び第３．
第４のダイオードを導通させるよう構成する。

〔産業上の利用分野〕

本発明は演算増幅器の保護回路に関し、演算増幅器の破
壊を防止する演算増幅器の保護回路に関する。

情報処理装置等の電子機器において、処理の増大によっ
て大容量化、低価格化及び高信頼性を目的として電源ユ
ニットの並列運転が増加している。

並列運転とは、例えば第３図に示すように１００　Ａの
負荷１０に対し５０Ａの電源ユニット】１゜１２を二台
並列に接続し、容量アンプを図るものてあり、さらに負
荷１３の増設等により電源ユニット１４を並列に接続し
、並列台数を増加させる方法である。

〔従来の技術〕

電源ユニット１１〜１４夫々は第３図の端子１５よりト
ランスの１次側に供給する直流電源をスイッチングし、
これによりトランスの２次側で得られるパルスを整流し
て負荷ＩＯに対して出力する。

従来の電源ユニットは、第４図に示す如く出力端子２０
の出力電圧を抵抗Ｒ１，Ｒ２で分圧した電圧と、基準電
圧Ｖ　ｒｅｆを抵抗Ｒ３，Ｒ４で分圧した電圧とを演算
増幅器（以下「オペアンプ」という）２１で差動増幅し
て誤差電圧を得る。ＰＷＭ制御部２２はこの誤差電圧に
応じてスイッチングパルスのパルス幅を可変し端子２０
の出力電圧が一定となるように制御する。

〔発明が解決しようとする課題〕

上記のオペアンプ２１の端子２３よりの電源電圧ｖｃＣ
は、各電源ユニット１１〜１４夫々内のトランスの３次
側で得られるパルスを整流する等の内部の補助電源回路
から供給している。

このため、上記各電源ユニット夫々の内部の補助電源回
路が故障した場合、又は活性保守等のため、単一の電源
ユニットを後の電源ユニットか投入されている後から投
入する場合には端子２３よりオペアンプ２１に供給され
る電源電圧Ｖ。０はＯｖになる。一方オペアンブ２１の
反転入力端子には出力端子２０より他の電源ユニットの
出力電圧の分圧が印加され、非反転入力端子には基準電
圧Ｖ　ｒｅｆの分圧が印加される。このようにオペアン
プ２Ｉには電源電圧を上まわる入力電圧が印加され、つ
まり同相入力電圧定格以上の電圧が印加されるため、破
壊されるという問題があった。

本発明は上記の点に鑑み、なされたもので、演算増幅器
に供給される電源電圧が入力端子の電圧より低下したと
きの演算増幅器の破壊を防止する演算増幅器の保護回路
を提供することを目的とする。

〔課題を解決するための手段〕

本発明の演算増幅器の保護回路は、 二入力の差動増幅を行なう演算増幅器の反転入力端子、
非反転入力端子夫々にアノードを接続され、演算増幅器
の高電圧側の電源にカソードを接続された第１．第２の
ダイオードを有し、また、二入力の差動増幅を行なう演
算増幅器の反転入力端子、非反転入力端子夫々にアノー
ドを接続された第３．第４のダイオードと、第３．第４
のダイオードのカソードと低電圧側の電源との間に設け
られ演算増幅器の高電圧側の電源の電圧低下時に導通す
るトランジスタとを有する。

〔作用〕

本発明においては高電圧側の電源が入力端子の電圧より
低下したとき第１．第２のダイオードか導通し、入力端
子の電圧が高電圧側の電源電圧を上まわることが防止さ
れ、演算増幅器の破壊が防止される。

また、高電圧側の電源が入力端子の電圧より低下したと
きトランジスタ及び第１．第２のダイオードが導通し、
入力端子の電圧か高電圧側の電源電圧を上まわることか
防止され、演算増幅器の破壊が防止される。

〔実施例〕

第１図は本発明回路の第１実施例の回路図を示す。同図
中、第４図と同一部分には同一符号を付し、その説明を
省略する。

第１図中、オペアンプ２１に電源電圧Ｖ　ＣＣを供給す
る端子２３にはダイオードＤＩ、Ｄ２夫々のカソードか
接続されている。ダイオードＤ１．Ｄ２夫々のアノード
はオペアンプ２１の非反転入力端子、反転入力端子犬々
に接続されている。

ここで、電源ユニットが正常に動作しているときは、オ
ペアンプ２１の反転入力端子、非反転入力端子夫々の電
圧は電源電圧Ｖ　ｃｃより低いためダイオードＤＩ、Ｄ
２は共にオフし、オペアンプ２１は正常に動作し誤差電
圧をＰＷＭ制御部２２に供給する。

補助電源回路の故障等により端子２３かＯｖとなるとダ
イオードＤ１．Ｄ２か共にオンするため、オペアンプ２
１１Ｅ源電圧を上まわる入力電圧か印加されず、オペア
ンプの破壊か防止される。

第２図は本発明回路の第２実施例の回路図を示す。同図
中、第４図と同一部分には同一符号を付し、その説明を
省略する。

第２図において、端子２３は抵抗Ｒ５，Ｒ６により接地
され、抵抗Ｒ５，Ｒ６の接続点にＰＮＰ形トランジスタ
Ｑｌのベースが接続されている。

また、オペアンプ２１の非反転入力端子、反転入力端子
犬々にはダイオードＤ３．Ｄ４夫々のアノードが接続さ
れ、ダイオードＤ３．Ｄ４夫々のカソードは共通にトラ
ンジスタＱ１のエミッタに接続されている。トランジス
タＱ１のコレクタは接地されている。

ここで、電源ユニットか正常に動作しているときは、電
源電圧Ｖ　ｃ　ｃの抵抗Ｒ５，Ｒ６による分圧電圧がト
ランジスタＱｌのベースに印加されてトランジスタＱｌ
はオフするのでダイオードＤ３゜Ｄ４は共にオフし、オ
ペアンプ２１は正常に動作し誤差電圧をＰＷＭ制卸部２
２に供給する。

補助電源回路の故障等により端子２３か０■となるとト
ランジスタＱ１のベースがアースレベルとなってトラン
ジスタＱ１がオンし、ダイオードＤＩ、Ｄ２が共にオン
するため、オペアンプ２１電源電圧を上まわる入力電圧
が印加されず、オペアンプの破壊が防止される。

〔発明の効果〕

上述の如く、本発明の演算増幅器の保護回路によれば、
演算増幅器に供給される電源電圧か入力端子の電圧より
低下したときの演算増幅器の破壊を防止でき、実用上き
わめて有用である。

【図面の簡単な説明】

第１図、第２図夫々は本発明回路の各実施例の回路図、 第３図は並列電源システムのブロック図、第４図は従来
回路の一例の回路図である。 図において、 ２工は演算増幅器（オペアンプ）、 ２２はＰＷＭ制御部、 ２３は端子、 Ｒ１−Ｒ６は抵抗、 ＤＩ−Ｄ４はダイオード、 Ｑｌはトランジスタ を示す。 本発明の第１１！施例の回路図 第１図 本発明の第２実施例の回路区 並列電源システムの１０１９区 第６図

Claims (2)

【特許請求の範囲】
1. （１）二入力の差動増幅を行なう演算増幅器（２１）の
   反転入力端子、非反転入力端子夫々にアノードを接続さ
   れ、該演算増幅器の高電圧側の電源にカソードを接続さ
   れた第１、第２のダイオード（Ｄ２、Ｄ１）を有し、 該高電圧側の電源の電圧低下時に該第１、第２のダイオ
   ード（Ｄ２、Ｄ１）を導通させることを特徴とする演算
   増幅器の保護回路。
2. （２）二入力の差動増幅を行なう演算増幅器の反転入力
   端子、非反転入力端子夫々にアノードを接続された第３
   、第４のダイオード（Ｄ４、Ｄ３）と、 該第３、第４のダイオード（Ｄ４、Ｄ３）のカソードと
   低電圧側の電源との間に設けられ該演算増幅器の高電圧
   側の電源の電圧低下時に導通するトランジスタ（Ｑ１）
   とを有し、該高電圧側の電源の電圧低下時に該トランジ
   スタ（Ｑ１）及び第３、第４のダイオード（Ｄ４、Ｄ３
   ）を導通させることを特徴とする演算増幅器の保護回路
   。