JPH04172083A - 光電変換装置の駆動方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体光電変換装置に関し、とくに少な（
とも非単結晶シリコン膜により構成されたフォトダイオ
ードを含む光電変換装置に関するものである。

［従来の技術］ 映像情報化社会の高度化に伴い、工業監視用あるいはＶ
ＴＲ用カメラの固体撮像素子、コンピュータあるいはフ
ァクシミリ用の入力用イメージセンサなどの需要が高ま
り、ＣＣＤをはじめとする結晶シリコンによる固体撮像
素子やアモルファスシリコンによる長尺ラインセンサな
どが注目されている。これらの光電変換装置では、外部
ノイズや寄生容量などによるＳ／Ｎ比の低下を防止する
ために、多くの場合、いわゆる蓄積動作を行い、光電変
換装置による光生成電荷の一定期間の蓄積、読み出し、
および蓄積された光生成電荷のリセット消去が行われる
。

第６図は、従来の充電変換装置における蓄積動作の典型
的な１例を示すもので、第６図（ａ）は光電変換装置の
等価回路図、第６図（ｂ）は駆動電圧のタイミングチャ
ートである。第６図（ａ）において、１から４は端子、
５はフォトダイオード、６は蓄積電荷を放出するための
スイッチングトランジスタ、７は負荷抵抗、８は信号増
幅用トランジスタ、９は光生成電荷を蓄積する等価コン
デンサである。

蓄積動作時に端子１および２にそれぞれ印加される電圧
のタイミングが第６図（ｂ）に示される。

端子２の電圧Ｖ□、□は、蓄積期間中、スイッチングト
ランジスタ６をＯＦＦ状態にするような電圧に保たれ、
光生成電荷が等価コンデンサ９に蓄積される０等価コン
デンサ９の端子１０の電圧■□。７．は、等価コンデン
サ９の容量をＣとすると、 Ｖｍ、、、＊　　（ｔ）＝Ｑ（ｔ）／Ｃ＝（ｔ／　　Ｃ
）　　−ｔ・　・　・　　（１１ （ここでｉ　：光電流） にしたがって、第６図（ｂ）のように上昇する。

■□。１．は、増幅用トランジスタ８を介してインピー
ダンス変換され、端子４に出力される。

一方、リセット期間においては、端子２にリセットパル
スが入力され、スイッチングトランジスタ６がＯＮ状態
となり、等価コンデンサ９に蓄積された電荷が消去され
る。蓄積動作を行う光電変換装置においては、このよう
な蓄積−リセット動作の繰り返しにより逐次情報の読み
取りが行われるが、蓄積される電荷Ｑを大きくし、端子
４の出力電圧を高くするためには、読み取り時間をでき
るだけ長くとる必要があり、したがって蓄積電荷のリセ
ット時間は十分に短くなければならない。

ところが近年、映像情報の高精細化、高品質化の要求が
増大し、固体撮像素子やラインセンサにおいても、その
画素数、信号転送処理速度の飛躍的増加と、画素面積の
大幅な縮小が重要な課題となりつつある。このことは、
光生成電荷の蓄積時間を短（し、かつ１画素あたりの受
光面積を小さくすることにつながり、これによって端子
４の出力電圧の大幅な低下をもたらす、同時に蓄積電圧
のリセット時間も短くなるので、残像が大きくなる。し
たがって映像情報の高精細化、高品質化の要求に応える
ためには、暗電流、分光感度などの光電変換装置の性能
を劣化させることなく、効率的な光生成電荷の蓄積およ
び蓄積電荷の高速リセットを実現しなければならない。

このような問題に対する対策の１つとして、たとえばＣ
ＯＤ固体撮像素子において、結晶シリコン走査基板上に
堆積されたアモルファス半導体の光電変換膜を用いて、
１画素あたりの開口率を稼ぐ方法が検討されている。こ
のようなアモルファス半導体の光電変換膜としては５ｅ
−Ａｓ−Ｔｅ膜、Ｚｎｘ　Ｃｄ＋−ｘ　Ｔｅ膜、水素化
アモルファスシリコン（ａ−５ｉ：Ｈ）膜などが検討さ
れている。

［発明が解決しようとする課題］ しかしながら、これらのアモルファス半導体膜の中で比
較的性質のすぐれたａ−Ｓｉ：Ｈ膜によるフォトダイオ
ードにおいても、膜中あるいは接合界面のトラップ準位
による残像が大きく、固体撮像素子あるいはラインセン
サなどの高精細化、高品位化実現のための技術を提供す
るに至っていない。

たとえば、暗電流を十分低（抑え、可視光に対する分光
感度にすぐれたフォトダイオードとして、ｎ型水素化ア
モルファスシリコンカーボン（ａ−５ｉＣ：Ｈ）膜、ノ
ンドープ水素化アモルファスシリコン（ａ−３ｉＣ：Ｈ
）膜およびｐ型水素化アモルファスシリコンカーバイド
（ａ−Ｓ　ｉ　Ｃ：　Ｈ）膜を順次堆積することによっ
て形成されたものが実用に供されている。しかしこのフ
ォトダイオードでは、一般にａ−３ｉＣ：Ｈ膜とａ−３
ｉＣ：Ｈ膜とのへテロ接合界面に多くの界面トラップ準
位が存在するため、大きな残像が生ずる。　以上のよう
に現在のところ、前記のようなデバイス構造に関する種
々の試みにもかかわらず、低暗電流、高感度で高精細化
、高品質化に対応できるような、たとえば０．１〜ｌＯ
μｓｅｃ程度の高速リセット下での低残像素子は実現さ
れていない。

この発明の目的は、アモルファス半導体による光電変換
装置が有している上記のような課題を解消するためにな
されたもので、駆動条件を改良することにより、光電変
換装置の残像を少なくすることができるようにした駆動
方法を提供することである。

［課題を解決するための手段および作用］この発明の目
的は、フォトダイオードと、このフォトダイオードによ
り生成、蓄積される電荷をリセットするスイッチング素
子とを備えた蓄積動作型光電変換装置を駆動する方法に
おいて、スイッチング素子へ入力される蓄積電荷をリセ
ットするためのリセットパルス信号の持続期間中に、前
記フォトダイオードの端子電圧を変化させることによっ
て達成される。

本発明の駆動方法においては、蓄積電荷のりセット時に
、リセットパルス幅よりも短いパルス幅で、フォトダイ
オードの端子間電圧を蓄積初期電圧よりも太き（逆バイ
アスが印加されるように設定しくリセットＡ）、ついで
ＰＩＮフォトダイオードを蓄積初期電圧（■。）に設定
する（リセットＢ）。リセットＡでは、空乏層は空乏層
端の位置まで広がり、リセットＢでは空乏層端の位置に
おいても有効な電界が存在することになる。このため空
乏層端近傍のトラップされた電荷は速やかに放出される
。このような効果によって残像が大幅に低下する。

［実施態様〕 第２図（ａ）は、非単結晶シリコン膜によるＰＩＮフォ
トダイオードの断面図で、１４はガラス、石英あるいは
結晶シリコンなどのウェハからなる基板、１５はｎ型の
高純度不純物層（ｎ中層）である、このｎ中層１５には
、リン原子（Ｐ）、ヒ素原子（Ａｓ）またはアンチモン
原子（Ｓｂ）などを含む水素化アモルファスシリコン（
ａ−３ｉ：Ｈ）または水素化アモルファスシリコンカー
バイド（ａ−８ｉＣ：Ｈ）などが用いられる。ｎ中層１
５に含まれる前記不純物の濃度は、基板１４の材料ある
いは膜厚などにより異なるが、はぼ１０１ａｃｆｆｌ−
３以上であることが望ましい。

１６はノンドープもしくは微量の不純物を含有する光電
変換層で、水素化アモルファスシリコン（ａ−３ｔ：Ｈ
）、水素化アモルファスシリコンゲルマニウム（ａ−３
ｉ　Ｇｅ　：　Ｈ）または水素化アモルファスシリコン
カーバイド（ａ−３ｉＣ：Ｈ）などが用いられる。

１７はｐ型の高純度不純物層（ｐ中層）で、ホウ素原子
（Ｂ）を含む水素化アモルファスシリコン（ａ−３ｔ：
Ｈ）または水素化アモルファスシリコンカーバイド（ａ
−ＳｉＣ：Ｈ）などが用いられる。ｐ中層１７に含まれ
る前記不純物の濃度は、基板１４の材料あるいは膜厚な
どにより異なるが、はぼｌ　Ｑ　ｌ５ＯＩＩ−８以上で
あることが望ましい。１８は電極層で、ＩＴＯ膜あるい
は５ｎＯ−膜などの透明電極層、金（Ａｕ）あるいは白
金（ｐｔ）などの金属膜、もしくはモリブデンシリサイ
ド（Ｍｏ−３ｉ）、ニッケルシリサイド（Ｎｉ−３Ｌ）
あるいは白金シリサイド（Ｐｔ−３ｔ）などのシリサイ
ド膜が用いられる。

第２図（ｂ）および（Ｃ）は、水素化アモルファスシリ
コンカーバイド（ａ−３ｉＣ：Ｈ）によるｎ゛層１９お
よびｐ゛層２１、水素化アモルファスシリコン（ａ−３
ｉ：Ｈ）による光電変換層２０によるＰＩＮフォトダイ
オードのバンドダイアグラムの概要を示したもので、端
子には逆バイアス電圧が印可されている。可視光に対す
る水素化アモルファスシリコン（ａ−３ｉ：Ｈ）による
光電変換層の膜厚としては、０．５〜３μｍ程度が好ま
しい。

このようなＰＩＮフォトダイオードに、５ボルト程度の
逆バイアスを印加すると、空乏層は光電変換層２０から
、ｎ′″層１９およびｐ中層２１にも広がるようになる
。ところで、不純物原子が高濃度に導入されたアモルフ
ァスシリコン系のｎ′″層１９．９４層２１や、水素化
アモルファスシリコン（ａ−３ｔ：Ｈ）層と水素化アモ
ルファスシリコンカーバイド（ａ−３ｉＣ：Ｈ）層との
へテロ界面２４．２５ではトラップ準位が高いため、空
乏化した領域２２．２３には光生成した電荷が前記トラ
ップ準位に多量に捕捉される。これらの電荷のうち、と
くにｎ゛層、ｐ゛層の各層で少数キャリヤとなる電荷は
、比較的深い準位に捕捉されるために放出されにくく、
残像の大きな原因となる。前記ＰＩＮフォトダイオード
を、第６図（ａ）の等節回路で示すような光電変換装置
に用い、第６図（ｂ）に示したタイミングで動作させる
と、端子２ヘリセツトパルス１１が印加されたときにト
ランジスタ６がＯＮ状態となり、蓄積期間中に蓄積され
た電荷が掃き出され、ＰＩＮフォトダイオードは初期電
圧にリセットされる。このとき、深いトラップ準位に蓄
積された電荷は、残像が問題とされる外部光信号が「明
」から「暗」に切り替わる状況で、おもに熱エネルギー
により伝導帯または価電子帯へ放出され、その後、フォ
トダイオードの外部へ掃き出される。上述の電荷放出の
速度は、トラップ準位と伝導帯（Ｅｅ）または価電子帯
（Ｅ、）のエネルギー差をΔＥとすると、ｅｘｐ　（Δ
Ｅ／ｋＴ）に比例するため、深い準位に捕捉された電荷
はリセットパルス１１の期間中には掃き出されに（くな
る、しかし空乏層２２．２３に電界Ｆが存在すると、第
２図（ｃ）に示すように、トラップ準位３２と伝導帯（
Ｅｃ）または価電子帯（Ｅ、）とのエネルギー差ΔＥは
、実効的に障壁低下量（δ）３３だけ小さくなる。

実効的障壁低下量（δ）３３は、紫電荷量をｑ、真空誘
電率をε。とすると、 で与えられる。

また捕捉電荷の放出速度は、おおむねｅｘｐ　（δ／ｋ
　Ｔ）倍だけ大きくなるので、たとえば電界Ｆが３　ｘ
　１０’　Ｖ／ｃｍであるとき、放出速度は電界Ｆが存
在しない場合より約１桁大きくなることになる。第２図
（ｂ）に示すリセット動作の場合、リセットパルス１１
の期間中には、ＰＩＮフォトダイオードの端子間電圧が
蓄積初期電圧（Ｖｏ）になるように、外部より強制的に
逆バイアスが印加されるので、９０層およびｎ′″層の
空乏層２２．２３の電界は強まる。

ところで、空乏層中の電界Ｆは、ヘテロ界面２４．２５
から空乏層端２６，２７へ向かうにしたがって減少して
おり、空乏層端ではほぼゼロとなる。このためリセット
時にＰＩＮフォトダイオードの端子間電圧を蓄積初期電
圧（Ｖｏ）に設定しただけでは、引き続（蓄積期間にお
いて、とりわけ空乏層近傍にトラップされた電荷が、熱
的に伝導帯（ＥＣ）または価電子帯（Ｅｖ）にゆっくり
放出されて残像となる。

一方、第１図に示す本発明の駆動方法においては蓄積電
荷のリセット時に、リセットパルス幅よりも短いパルス
幅で、ＰＩＮフォトダイオードの端子間電圧を蓄積初期
電圧（ｖｏ）よりも大きく逆バイアスが印加されるよう
に設定しくリセットＡ）、ついでＰＩＮフォトダイオー
ドを蓄積初期電圧（ｖｏ）に設定する（リセットＢ）。

リセットＡでは、空乏層は空乏層端２８，２９の位置ま
で広がり、リセットＢでは空乏層端２６．２７の位置に
おいても有効な電界が存在することになる。このため空
乏層端２６，２７近傍のトラップされた電荷は速やかに
放出される。さらに第１図に示す本発明の駆動方法にお
いては、空乏層２２，２３の全域にわたって電界が強ま
り、全体的にトラップされた電荷の放出速度は大きくな
る０以上のような効果によって残像が大幅に低下する。

リセットＢでは、空乏層端は２６．２７の位置まで移動
する。空乏層３０，３１の少数キャリアである電荷は、
多数キャリアである電荷と速やかに再結合し、ＰＩＮフ
ォトダイオードは、全体としてほぼ平衡状態になる。

本発明におけるリセットＡ、リセットＢの時間の量的関
係は、ＰＩＮフォトダイオードを構成する材料の性質、
膜厚あるいはＳ／Ｎ比、走査時間といった光電変換装置
に求められるシステム的な仕様などにより適宜決定され
る。

以上のように本発明の駆動方法では、リセットパルスに
同期してＰＩＮフォトダイオードの逆バイアス電圧を変
化させることで、トラップされた電荷を速やかに放出さ
せるという点において、従来の駆動方法とは本質的に異
なる。たとえば第６図（ｂ）に示すような従来の駆動方
法で単に逆バイアス電圧を大きくすると、空乏層の電界
は太き（なり、トラップ電荷の放出速度が速くなるよう
に考えられるが、実際には空乏層近傍では電界Ｆはやは
りゼロに近く、かつ空乏層幅が電荷蓄積期間中により広
がっているために、残像の原因となるトラップ電荷がふ
えるのみでなく、電極から注入されて少数キャリアとな
る電荷が急速に増加し、全蓄積期間にわたり暗電流とし
て蓄積されるため、Ｓ／Ｎ比の低下をきたす。一方、本
発明の駆動方法によれば、逆バイアスが強化されるのは
リセット期間のきわめて短い時間のみであり、かつ電極
から注入される電荷はススイツチング素子を通して掃き
出されるため、暗電流の影響はほとんど生じない。

本発明について、第２図（ｂ）に示した水素化アモルフ
ァスシリコン（ａ−Ｓｉ：Ｈ）層と水素化アモルファス
シリコンカーバイド（ａ−３ｉＣ：Ｈ）層とによるヘテ
ロ接合界面を含むＰＩＮフォトダイオードを駆動する方
法を説明したが、本発明の駆動方法は、トラップ準位、
とりわけ９４層、ｎ９層中のトラップ準位によって残像
特性が支配されているＰＩＮフォトセンサーの特性を改
善するのに有効であり、水素化アモルファスシリコンゲ
ルマニウム（ａ−３ｉ　Ｇｅ　：　Ｈ）などとの組合せ
た、上記以外のアモルファス系材料によるヘテロ接合を
含むＰＩＮフォトダイオード、あるいは水素化アモルフ
ァスシリコン（ａ−３ｉ：Ｈ）などによるホモ接合を含
むＰＩＮフォトダイオードあるいは化合物半導体をはじ
めとするほかの材料のｐｎもしくはＰＩＮフォトダイオ
ードにも有効である。

さらに、本発明の駆動方法は、ショットキー接合界面の
トラップ準位によりその残像特性が支配されるようなシ
ョットキー・フォトダイオードについても有効である。

第３図（ａ）はショットキー・フォトセンサーの断面図
、第３図（ｂ）はそのバンドダイアグラムを示す。図に
おいて、３６はガラス、石英あるいは結晶シリコンなど
のウェハからなる基板、３７はｎ型の高純度不純物層（
０１層）もしくはｐ型の高純度不純物層（ｐ”層）であ
る。この高純度不純物層３７には、リン原子（Ｐ）、ヒ
素原子（Ａ　ｓ　）’、アンチモン原子（ｓｂ）または
ホウ素原子（Ｂ）などを含む水素化アモルファスシリコ
ン（ａ−Ｓｔ：Ｈ）または水素化アモルファスシリコン
カーバイド（ａ−３ｉＣ：Ｈ）などが用いられる。高純
度不純物３７に含まれる前記高純度不純物の濃度は、基
板の材料あるいは膜厚などにより異なるが、はぼ１０　
”ｃｏ＋−”以上であることが望ましい、３８はノンド
ープもししくけ微量の不純物を含む光電変換層で、水素
化アモルファスシリコン（ａ−３ｔ：Ｈ）、水素化アモ
ルファスシリコンゲルマニウム（ａ−３ｉ　Ｇｅ　：　
Ｈ）または水素化アモルファスシリコンカーバイド（ａ
−３ｔＣ：Ｈ）などが用いられる。

３９はショットキー電極で、ＩＴＯ膜あるいはＳｎ０ｗ
膜などの透明電極層、金（Ａｕ）あるいは白金（ｐｔ）
などの金属膜、もしくはモリブデンシリサイド（Ｍｏ−
Ｓｔ）、ニッケルシリサイド（Ｎｉ−Ｓｔ）あるいは白
金シリサイド（ｐｔ−３ｉ）などのシリサイド膜が用い
られる。信号光は、ショットキー電極から入射させても
、あるいは基板側から入射させてもよく、またショット
キー・フォトダイオードのデバイス構造として、基板上
にショットキー電極３９、光電変換層３８および高純度
不純物層３７の順に積層された構造を採用してもよい。

このように構成されたショットキー・フォトダイオード
を第６図（ｂ）のタイミングで動作させると、蓄積期間
中には、光生成した電荷がショットキー電極４２と光電
変換層４１との界面準位４４に捕捉され、とくに深い準
位に捕捉された電荷は、界面準位からの放出速度が小さ
いため、リセット期間中にも十分には掃き出されずに残
像の原因となる。すなわわち界面準位４４からの放出速
度は、ショットキー電極４２と光電変換層４１の伝導帯
（Ｅｃ）または価電子帯（Ｅｖ）との障壁高さをΦＳと
すると、ｅｘｐ　（−Φｌ／ｋＴ）に比例するため、深
い準位に捕捉された電荷はど、リセット期間中に掃き出
されに（くなる。

しかしショットキー電極４２と光電変換層４１との界面
に電界Ｆが存在すると、隔壁高さΦ３は、実効的に障壁
低下量（δ）４５だけ小さくなり、障壁低下量（δ）４
５は、紫電荷量をｑ、真空誘電率をｔｏとすると、 で与えられる。

しかも捕捉電荷の放出速度は、おおむねｅｘｐ（δ／ｋ
Ｔ）倍だけ大きくなることは、前述のＰＩＮフォトセン
サーの場合と同じである。

第６図（ｂ）に示すリセット動作の場合、リセットパル
ス１１の期間中には、外部より強制的にショットキー・
フォトダイオードの端子間電圧が蓄積初期電圧（ｖｏ）
になるように逆バイアスが印加されるので、ｐ゛層およ
びｎ′層の空乏層２２．２３の電界は強まる。

障壁低下量δを大きくして、捕捉電荷の放出速度を太き
（するために、端子間電圧を太き（すると、ショットキ
ー電極から注入される少数キャリアとなる電荷が急速に
増加し、全蓄積期間にわたり暗電流として蓄積するため
に、Ｓ／Ｎ比の低下をきたす。

一方、本発明の駆動方法によれば、逆バイアスが強化さ
れ、障壁低下量δが大きくなるのは、リセット期間の短
い時間だけであり、また電極から注入される電荷はスイ
ッチング素子を通して掃き出されるため、暗電流をほと
んど増加させることなく残像を低減させることができる
。

（実施例１） ガラス基板上に、酸化スズ（ＳｎＯ−）膜を２００μの
厚さで堆積し、ついで水素で１０％に希釈されたシラン
ガス（ＳｉＨ４）とメタンガス（ＣＨ４）との混合ガス
に、ジボランガス（Ｂ。

Ｈ，）を流量比が５００　ｐｐｍとなるように添加し、
プラズマＣＶＤ法により、膜厚約５００人のｎ型アモル
ファス・シリコンカーバイド（ａ−３ｉ　Ｃ：　Ｈ）層
を形成した。つぎに水素で１０％に希釈されたシランガ
ス（Ｓ　ｉ　Ｈ４）とメタンガス（ＣＨ４）との混合ガ
スにより、プラズマＣＶＤ法により、膜厚約８０００人
のｎ型アモルファス・シリコン（ａ−ＳｉＣ：Ｈ）層を
形成した。

さらに水素で１０％に希釈されたシランガス（Ｓ　ｉ　
Ｈ４）とメタンガス（ＣＨ４）との混合ガスにフォスフ
インガス（ＰＨ３）を流量比が５００ｐｐｍとなるよう
に添加し、同じ（プラズマＣＶＤ法により、膜厚約５０
０人のｎ型アモルファス・シリコンカーバイド（ａ−３
ｉＣ）層を形成した。いずれのプラズマＣＶＤ法による
堆積においても、基板温度は２００℃であった。最後に
、マスク蒸着法により、約２ｍｍΦのアルミニウム電極
パターンを形成し、ＰＩＮフォトセンサーを完成した。

このＰＩＮフォトセンサーの暗電流特性は第４図（ａ）
のとおりで、暗電流は十分に低く抑えられていることが
分かった。

このＰＩＮフォトセンサーを第６図（ａ）のような回路
に組み込み、第６図（ｂ）にしめず従来の駆動方法で動
作させた。このとき、端子ｌの電圧は＋５ボルト固定で
、蓄積期間とリセット期間の繰り返し周期を３０　ｍ５
ｅｃとした。さらにリセット期間を様々に変化させて、
ｌフレーム後の残像を測定したところ、第４図（ｂ）の
特性Ａのような結果を得た。

つぎに第１図に示す本発明の駆動方法で動作させた。こ
のときの端子電圧は＋５ボルト固定で、蓄積期間とリセ
ット期間の繰り返し周期を３０ｓｔｓｅｃとした。リセ
ットＡの動作時の電圧変化を、ＰＩＮフォトセンサーの
逆バイアスを強める方向に５ボルトとし、リセット期間
を様々に変化させて、１フレーム後の残像を測定したと
ころ、第４図（ｂ）の特性Ｂのような結果を得た。

（実施例２） ガラス基板上に、クロム（Ｃｒ）膜を１０００人の厚さ
で堆積し、ついで水素で１０％に希釈されたシランガス
（Ｓ　ｉ　Ｈ４）にフォスフィンガス（ＰＨ，）を流量
比が８００　ｐｐｍとなるように添加し、プラズマＣＶ
Ｄ法により、膜厚約１０００人のｎ型アモルファスシリ
コン（ａ−３ｉ：Ｈ）層を形成した。つぎに水素で１０
％に希釈されたシランガス（ＳｉＨ４）を用い、プラズ
マＣＶＤ法により、膜厚約８０００人のアモルファス・
シリコン（ａ−３ｉ：Ｈ）層を形成した。いずれのプラ
ズマＣＶＤ法による堆積においても、基板温度は２００
℃であった。最後に、マスク蒸着法により、膜厚１３０
人、直径約２ａ＋ｍの白金（ｐｔ）電極パターンを形成
し、ショットキー・フォトセンサーを完成した。このシ
ョットキー・フォトセンサーの暗電流特性は第５図（ａ
）のとおりで、暗電流は十分に低（抑えられていること
が分かった。

このショットキー・フォトセンサーを第６図（ａ）のよ
うな回路に組み込み、第６図（ｂ）に示す従来の駆動方
法で動作させた。このとき、端子ｌの電圧は＋５ボルト
固定で、蓄積期間とリセット期間の繰り返し周期を３０
　ｍ５ｅｃとした。さらにリセット期間を様々に変化さ
せて、１フレーム後の残像を測定したところ、第５図（
ｂ）の特性Ｃのような結果を得た。

つぎに第１図に示す本発明の駆動方法で動作させた。こ
のときの端子１の電圧は＋５ボルト固定、蓄積期間とリ
セット期間との繰り返し周期は３０１ｓｅｃであった。

リセットＡの動作時の電圧変化なＰＩＮフォトセンサー
の逆バイアスを強める方向に２ボルトとし、リセット期
間の縁り返し周期を３０　ｍ５ｅｃとした。さらにリセ
ット期間を様々に変化させて、１フレーム後の残像を測
定したところ、第５図（ｂ）の特性りのような結果を得
た。

［発明の効果］ 以上に説明したように、本発明の駆動方法によれば、半
導体材料よりなるフォトダイオードと、このフォトダイ
オードにより生成、蓄積された電荷をリセットするスイ
ッチング素子とからなる蓄積動作型光電変換装置を駆動
するにあたり、スイッチング素子に入力される蓄積電荷
をリセットするためのリセットパルス信号の持続期間中
に、フォトダイオードのＤ端子間電圧を変化させること
により、低暗電流性を保ちつつ、残像のちいさい光電変
換装置を実現できるという効果が得れる。

そしてこの効果は、ＰＩＮフォトダイオードおよびショ
ットキー・フォトダイオードの両方について同様に得ら
れる。

【図面の簡単な説明】

第Ｔ図は本発明の駆動方法における駆動電圧のタイミン
グチャート、第２図（ａ）は光電変換装置を構成するＰ
ＩＮフォトダイオード素子の断面図、第２図（ｂ）　！
３よび（Ｃ）はそのバンドダイアグラム、第３図（ａ）
は光電変換装置を構成するショットキー・フォトダイオ
ード素子の断面図、第３図（ｂ）はそのバンドダイアグ
ラム、第４図（ａ）、（ｂ）は本発明の実施例１におけ
るＰＩＮフォトダイオードの特性を、従来の方法による
特性と比較して示す特性図、第５図（ａ）　、（ｂ）は
本発明の実施例２におけるショットキー・フォトダイオ
ードの特性を、従来の方法による特性と比較して示す特
性図、第６図（ａ）は光電変換装置の等価回路、第６図
（ｂ）は第６図（ａ）の回路における駆動電圧のタイミ
ングチャートである。 １はフォトダイオード、２はスイッチングトランジスタ
、８は信号増幅用トランジスタ、１１はリセットパルス
、１５はＰＩＮフォトダイオードのｎ層、１６はＰＩＮ
フォトダイオードのｉ層、７はＰＩＮフォトダイオード
のｐ層、２４．２５はへテロ接合界面、２６〜２９は空
乏層端。 代理人　弁理士　　山　下　穣　平 第１図 りｔ′、アトム 第３図 （０ン （ｂ） 第４図 （ｂ） す１−、トＩ）！ｒｌｌ！ＪｌｌＣ５ｅＣ）第５図 （ｂ） ソｔ−，）−ＨＭ（ｓｅｃ） 第６図　（ａ） （ｂ）

Claims (1)

1. 【特許請求の範囲】 （１）半導体材料からなるフォトダイオードと、このフ
   ォトダイオードにより生成、蓄積された電荷をリセット
   するスイッチング素子とからなる光電変換装置を駆動す
   る方法において、前記スイッチング素子へ入力される蓄
   積電荷をリセットするためのリセットパルス信号の持続
   期間中に、前記フォトダイオードの端子間電圧を変化さ
   せることを特徴とする光電変換装置の駆動方法。 （２）前記フォトダイオードの端子間電圧の変化がパル
   ス状であり、かつそのパルス幅が前記リセットパルス信
   号のパルス幅よりも短い請求項１記載の光電変換装置の
   駆動方法。（３）前記フォトダイオードが、非単結晶シ
   リコン膜から構成されたＰＩＮフォトダイオードである
   請求項１記載の光電変換装置の駆動方法。 （４）前記フォトダイオードが、非単結晶シリコン膜か
   ら構成されたショットキー・フォトダイオードである請
   求項１記載の光電変換装置の駆動方法。