JPH04168669A - ディジタル位相制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、ディジタル位相制御回路に係り、特にフロッ
ピディスク駆動装置に使用されるディジタル位相制御回
路に関する。

［従来の技術］ フロッピディスクは、一般に、Ｆ　Ｍ　（ｆｒｅｑｕｅ
ｎｃｙｍｏｄｕ　ｌａｔ　ｔｏｎ　）方式、またはＭ　
Ｆ　Ｍ　（ｍｏｄｉｆｉｅｄｆｒｅｑｕｅｎｃｙ　ｍｏ
ｄｕｌａｔｉｏｎ）方式で記録されるので、フロッピデ
ィスク駆動装置から出力される再生データには、クロッ
クピットとデータビットが含まれる。従って、フロッピ
ディスクからのデータの読み出しの際には、クロックピ
ットとデータビットとを分離するために、再生データに
同期したクロックが必要となる。このクロックを発生す
るための、従来のディジタル位相制御回路の一例の構成
を第３図に示す。

第３図に示すディジタル位相制御回路は、基準化回路３
２．２進カウンタ３３及びＤタイプフリップフロップ３
４を有している。基準化回路３２は、フロッピディスク
駆動装置が出力する再生データ３１を基準クロック３５
によって基準化する。

２進カウンタ３３はリセット機能を有し、基準化回路３
２から出力される基準化された再生データ（以下、「基
準化データ」と称する）によってリセットされる。２進
カウンタ３３の出力のＭＳＢ（最上位ビット）は、２分
周回路を構成するＤタイプフリップフロップ３４に与え
られる。ここで、説明を簡単にするために、再生データ
３１はＭＦＭ方式で、転送速度は５００Ｋｂｐｓとし、
２進カウンタ３３は４ビツト構成とする。このとき第３
図の構成により、出力クロックを５００Ｋ　ＨＺとする
ためには、基準クロックはＩＧＭＨｚとすればよい。ま
た基準化データが、出力クロックの中央に位置するとき
を理想的な位置関係とする。

第４図（ａ）は再生データ３１が入力されないときの出
力クロックと、２進カウンタ３３の出力カウント値との
関係を示す。第４図（ａ）において、前述の理想的な位
相関係とは、基準化された再生データが、２進カウンタ
３３の出力カウント値が零のタイミングに位置すること
である。

従って第３図に示すように、基準化された再生データに
よって、２進カウンタ３３をリセットするように構成す
れば、理想的な位相関係を保つことができることになる
。

第４図（ｂ）は再生データ３１が入力された場合の出力
クロック、基準化された再生データ及び２進カウンタ３
３の出力値の関係を示す。第４図（ｂ）の場合、再生デ
ータは、１０１０１・・・のパターンであり、連続する
２つの再生データのビット間隔は基準クロツク３２クロ
ツク分の２μｓｅｃとし、ジッタ等の再生データのゆら
ぎは非常に小さいものとしている。

［発明が解決しようとする課題］ 上述した従来のディジタル位相制御回路は、再生データ
が入力されたときにしか位相補正を行わないので、ＭＦ
Ｍ方式記録のように、データのパターンによってはクロ
ックビットが省略されて位相補正のための情報量が減少
する場合には、位相補正の時間間隔が増大することにな
る。このような場合、再生データに周波数変動があると
、あるデータビットによって行われた位相補正量より、
次のデータビットの周波数変動による位相のずれの方が
大きくなる可能性が高くなり同期がはずれ易くなるとい
う欠点を有している。

第５図は前述の同期がはずれてしまう場合の例を示す。

第５図において、実線が周波数変動（周波数が高くなる
）を持った再生データが入力された場合の例で、破線は
このような周波数変動がなかった場合の例を示す。

本発明はかかる問題点に鑑みてなされたものであって、
ＭＦＭ記録のように入力データビットが存在しない期間
が長い場合でも、周波数変動による悪影響を受けず適切
に位相補正を行うことができる信頼性が高い位相制御回
路を提供することを目的とする。

［課題を解決するための手段］ 本発明に係るディジタル位相制御回路は、入力データを
基準クロックによって基準化する基準化回路と、この基
準化回路によって基準化されたデータの、前記出力信号
に対する位相関係に応じてカウント値を増減させるアッ
プダウンカウンタと、ロード機能を有し、前記基準化さ
れたデータが入力されたときは所定の値をロードし、そ
れ自身のカウント値が所定の値となったときは、前記ア
ップダウンカウンタの出力値に応じた値をロードするカ
ウンタと、このカウンタの最上位ビットの信号を２分周
する回路とを備えることを特徴とする。

［作用コ 本発明のディジタル位相制御回路においては、周波数変
動に応じた位相補正を一定期間毎に行うので、ＭＦＭ記
録のように入力データピットが存在しない期間が長い場
合でも、適切に位相補正が行われる。

［実施例コ 以下、添付の図面を参照して、本発明の実施例について
説明する。

第１図（ａ）は、本発明の第１の実施例に係るディジタ
ル位相制御回路のブロック図である。

基準化回路１１は、フロッピディスク駆動装置からの再
生データ５１と基準クロック５２とが入力され、再生デ
ータ５１にクロックビット又はデータビットが存在する
ときに、基準クロック５２に同期し、パルス幅が基準ク
ロックの１周期分である信号５３を生成する。アップダ
ウンカウンタ１２は、基準化データ５３と出力信号５４
との位相関係に応じてカウント値を増減するカウンタで
、本実施例の場合は、カウンタ１３の最上位ビットが“
１”のとき、基準化データ５３が入力されればカウント
値を増加し、カウンタ１３の最上位ビットが０”のとき
、基準化データ５３が入力されればカウント値を減少す
るように構成されている。カウンタ１３は、Ｒ８Ｔ　（
リセット）入力に信号が入力されれば“０”を出力し、
ロード入力に信号が入力されればロード値をロードする
機能を有するカウンタであり、本実施例の場合は、基準
化データ５３が入力されたときは“０”を出力し、カウ
ンタ１３自身のカウント値が“０”のときはアップダウ
ンカウンタ１２の出力値をロードするように構成されて
いる。Ｄタイプフリップフロップ１４は、カウンタ１３
の最上位ビットの信号を２分周するように構成されてい
る。繰り返し防止回路１５は、アップダウンカウンタ１
２の出力の最上位ビットが“１”のとき、カウンタ１３
のカウント値が同じ範囲を繰り返さないようにするため
の回路で、カウンタ１３に対するロード信号によって、
次に発生されるロード信号がカウンタ１３に入力されな
いような状態にセットされ、Ｄタイプフリップフロップ
１４のエツジを検出したときにその状態がリセットされ
るように構成する。繰り返し防止回路１５がないと、例
えばアップダウンカウンタ１２の値が“Ｅ”のとき、カ
ウンタ１３のカウント値は“０ＥＦＯＥＦＯＥＦＯ・・
・”となり“Ｅ”〜“０”を繰り返すことになる。

ここで従来例との比較のために、再生データはＭＦＭ方
式で転送速度は５００Ｋｂｐｓとし、基準クロック５２
の周波数はＩＧＭＨｚとする。第１図（ｂ）に、従来の
例で説明した第５図の周波数変動を持ったデータが入力
された場合の、本実施例の出力信号５４、基準化データ
５３及びカウンタ１３の出力値の関係を示す。第５図の
ようなデータが入力されるときは、出力信号５４に対し
て基準化データ５３の位相が進んでいるので、出力信号
５４の最上位ビットが“１”のときに基準化データ５３
が入力される頻度が高いので、アップダウンカウンタ１
２のカウント値は正の値をとることになる。第１図（ｂ
）の例では“＋３”を出力しているとしてカウンタ１３
の出力値の計算を行っている。第１図（ｂ）から明らか
なように入力データビットが存在しない区間でも一定間
隔毎に位相補正を行うので、同期がはずれていない。

第２図は、本発明の第２の実施例に係るディジタル位相
制御回路のブロック図である。カウンタ２１は、第１の
実施例のカウンタ１３のリセット機能の代わりにロード
機能を増加し、ロード１人力に信号が入力されればロー
ド値１を、ロード２人力に信号が入力されればロード値
２をロードする機能を有するカウンタで、本実施例の場
合は、基準化データ５３が入力されたときは所定値を、
自身のカウント値が“０”のときはアップダウンカウン
タ１２の出力値をロードするように構成されている。

上述した第１の実施例では、出力クロック５４と基準化
データ５３の理想的な位置関係が、基準化データ５３が
出力クロック５４の中央に位置するときというように、
一意的に決まるのに対して、この第２の実施例では、ロ
ード値２の所定値を変えることによって変化させること
ができるので、この２つの信号を入力するディスクコン
トローラの仕様に、より近い位相関係を保つことが可能
となる。この第２の実施例における全体の動作は、第１
の実施例の場合とほぼ同様であるので、詳細な説明は省
略する。

［発明の効果コ 以上述べたように、本発明によれば、ＭＦＭ記録のよう
に入力データピットが存在しない期間が長い場合でも、
周波数変動に応じた位相補正を一定期間毎に行うので、
入力データに周波数変動があっても同期がはずれること
がなく、信頼性の高いディジタル位相制御回路を提供す
ることができる。

【図面の簡単な説明】

第１図（ａ）は本発明の第１の実施例に係るディジタル
位相制御回路の構成を示すブロック図、第１図（ｂ）は
第１図（ａ）の動作を説明するためのタイミング図、第
２図は本発明の第２の実施例に係るディジタル位相制御
回路の構成を示すブロック図、第３図は従来のディジタ
ル位相制御回路の一例の構成を示すブロック図、第４図
（ａ）、（ｂ）及び第５図は第３図の動作を説明するた
めのタイミング図である。 １１；基準化回路、１２；アップダウンカウンタ、１３
，２１；ロード機能を有するカウンタ、１４；Ｄタイプ
フリップフロップ、１５；繰り返し防止回路

Claims (1)

【特許請求の範囲】
1. （１）フロッピディスク駆動装置の出力する読み出しデ
   ータが入力され、前記データと所定の位相関係を持つよ
   うに出力信号の位相を制御するディジタル位相制御回路
   において、入力データを基準クロックによって基準化す
   る基準化回路と、この基準化回路によって基準化された
   データの、前記出力信号に対する位相関係に応じてカウ
   ント値を増減させるアップダウンカウンタと、ロード機
   能を有し、前記基準化されたデータが入力されたときは
   所定の値をロードし、それ自身のカウント値が所定の値
   となったときは、前記アップダウンカウンタの出力値に
   応じた値をロードするカウンタと、このカウンタの最上
   位ビットの信号を２分周する回路とを具備し、２分周回
   路の出力を全体の出力信号とすることを特徴とするディ
   ジタル位相制御回路。