JPH0416794B2 - - Google Patents
Info
- Publication number
- JPH0416794B2 JPH0416794B2 JP5694582A JP5694582A JPH0416794B2 JP H0416794 B2 JPH0416794 B2 JP H0416794B2 JP 5694582 A JP5694582 A JP 5694582A JP 5694582 A JP5694582 A JP 5694582A JP H0416794 B2 JPH0416794 B2 JP H0416794B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- gate
- field
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000010409 thin film Substances 0.000 claims description 43
- 239000011159 matrix material Substances 0.000 claims description 10
- 239000004973 liquid crystal related substance Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/12—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays
- H04N3/127—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays using liquid crystals
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、能動素子を用いて液晶を駆動するア
クテイブマトリクスパネルを用いた表示装置に関
するものである。
クテイブマトリクスパネルを用いた表示装置に関
するものである。
現在、液晶表示体は、コンピユータ用のデイス
プレイや、ポケツトテレビ等の大容量表示が必要
な表示体としての要求が高まつている。
プレイや、ポケツトテレビ等の大容量表示が必要
な表示体としての要求が高まつている。
しかし、従来の電圧平均化法では、駆動デユー
テイ1/30〜1/50が限界であるため、薄膜トランジ
スタ（TFT）、ダイオード（MIM）等のスイツ
チング素子を用いて、１画素毎に信号の書き込み
−保持を行うことにより駆動デユーテイを向上さ
せることが提案されている。
テイ1/30〜1/50が限界であるため、薄膜トランジ
スタ（TFT）、ダイオード（MIM）等のスイツ
チング素子を用いて、１画素毎に信号の書き込み
−保持を行うことにより駆動デユーテイを向上さ
せることが提案されている。
第１図は、ｎ本のデータ線と、ｍ本のゲート線
によつて、データ線とゲート線の各交点付近に形
成された画素を選択し、書き込み−保持動作を行
うアクテイブマトリクスパネルである。
によつて、データ線とゲート線の各交点付近に形
成された画素を選択し、書き込み−保持動作を行
うアクテイブマトリクスパネルである。
第２図は、各画素に形成されたスイツチング素
子として、薄膜トランジスタを用いたアクテイブ
マトリクスパネルの、任意のデータ線Diについ
て示している。データ線Diから表示信号を供給
される画素Piは、１〜ｍ個まで縦に配列され、各
薄膜トランジスタTrを選択するゲート線Ｇが１
〜ｍ本配列され、薄膜トランジスタTrには等価
的な液晶の抵抗RLと、容量CLが接続されてい
る。
子として、薄膜トランジスタを用いたアクテイブ
マトリクスパネルの、任意のデータ線Diについ
て示している。データ線Diから表示信号を供給
される画素Piは、１〜ｍ個まで縦に配列され、各
薄膜トランジスタTrを選択するゲート線Ｇが１
〜ｍ本配列され、薄膜トランジスタTrには等価
的な液晶の抵抗RLと、容量CLが接続されてい
る。
この駆動方法は、以下に示すように点順次駆動
である。
である。
まず、データ線Diはデータ線ドライバ３によ
り駆動され、ビデオ線Siのビデオ信号VSを、シ
フトレジスタ１からの選択により、順次トランジ
スタ２を介して容量CSiにサンンプルホールドさ
せる。
り駆動され、ビデオ線Siのビデオ信号VSを、シ
フトレジスタ１からの選択により、順次トランジ
スタ２を介して容量CSiにサンンプルホールドさ
せる。
次に、ゲート線Ｇ１〜Gmにより薄膜トランジ
スタを選択（オン）し、データ線Diにより画素
Piに表示信号を書き込み、次に選択されるまでの
非選択（オフ）期間中書き込んだ表示信号を画素
Piに保持されるものである。
スタを選択（オン）し、データ線Diにより画素
Piに表示信号を書き込み、次に選択されるまでの
非選択（オフ）期間中書き込んだ表示信号を画素
Piに保持されるものである。
第３図は、第２図に示した点順次駆動の駆動波
形の一例である。第３図イは、データ線Diのデ
ータ信号VDの波形を示している。データ信号
VDは、液晶を交流駆動するために１フイールド
を、負電圧を印加する第２（負）フイールドと、
正電圧を印加する第１（正）フイールドとに分け
られている。なお、ビデオ信号VSは、正電位
VDDと、データ線ドライバ３のグランド電位
GNDとの中間電位VCOMを中心として、正負
に、フイールド毎に反転され、階調に応じたアナ
ログ信号であり、データ信号VDはこのビデオ信
号に準ずる信号である。
形の一例である。第３図イは、データ線Diのデ
ータ信号VDの波形を示している。データ信号
VDは、液晶を交流駆動するために１フイールド
を、負電圧を印加する第２（負）フイールドと、
正電圧を印加する第１（正）フイールドとに分け
られている。なお、ビデオ信号VSは、正電位
VDDと、データ線ドライバ３のグランド電位
GNDとの中間電位VCOMを中心として、正負
に、フイールド毎に反転され、階調に応じたアナ
ログ信号であり、データ信号VDはこのビデオ信
号に準ずる信号である。
第３図ロ，ハは、データ信号VDに応じた、ゲ
ート線Ｇ１，Gmのゲート信号VG１，VGmの波
形である。Nch薄膜トランジスタの選期間には、
正電位VDGが印加され、非選択期間にはGND電
位が印加される。
ート線Ｇ１，Gmのゲート信号VG１，VGmの波
形である。Nch薄膜トランジスタの選期間には、
正電位VDGが印加され、非選択期間にはGND電
位が印加される。
第３図ニは、画素に実際に印加される表示信号
の実効電圧値である。
の実効電圧値である。
第４図には、トランジスタの電流−電圧特性を
示した。半導体基板上に形成されたトランジスタ
の特性Ｂは、ゲート・ソース間電圧VGSの増加
に対し、ドレイン電流は急激に増加し、−VGSの
領域ではほぼ一定で、かつリーク電流は極めて少
ない。
示した。半導体基板上に形成されたトランジスタ
の特性Ｂは、ゲート・ソース間電圧VGSの増加
に対し、ドレイン電流は急激に増加し、−VGSの
領域ではほぼ一定で、かつリーク電流は極めて少
ない。
しかし、半導体基板は不透明なために、液晶表
示用のアクテイブマトリクスパネルとして用いる
と、液晶のうち最も表示効果の優れたTN（ツイ
ストネマチツク）液晶を用いること、並びに、透
過型表示装置として使用することができない。
示用のアクテイブマトリクスパネルとして用いる
と、液晶のうち最も表示効果の優れたTN（ツイ
ストネマチツク）液晶を用いること、並びに、透
過型表示装置として使用することができない。
そこで、ガラスや、石英等の絶縁基板上に薄膜
トランジスタを形成し、多結晶シリコンやアモル
フアスシリコン等の非単結晶シリコン膜を用いた
薄膜トランジスタが開発されている。
トランジスタを形成し、多結晶シリコンやアモル
フアスシリコン等の非単結晶シリコン膜を用いた
薄膜トランジスタが開発されている。
ところが、絶縁基板上に形成した薄膜トランジ
スタの特性Ｔは、ゲート・ソース間電圧VGSの
正側では、ドレイン電流IDの立ち上がりが緩く、
ゲート・ソース間電圧VGSの負側では、−VGS値
が大きくなるにつれリーク電流が大きくなり、か
つ−VGS値の最小値は、特性Ｂの最小値よりも
遥かに大きく、特性が半導体基板上に形成したト
ランジスタＢに比べて非常に劣る。
スタの特性Ｔは、ゲート・ソース間電圧VGSの
正側では、ドレイン電流IDの立ち上がりが緩く、
ゲート・ソース間電圧VGSの負側では、−VGS値
が大きくなるにつれリーク電流が大きくなり、か
つ−VGS値の最小値は、特性Ｂの最小値よりも
遥かに大きく、特性が半導体基板上に形成したト
ランジスタＢに比べて非常に劣る。
トランジスタの電流−電圧特性が第４図のＴで
ある薄膜トランジスタを用いて第３図のような駆
動をすると次のような問題を生ずる。
ある薄膜トランジスタを用いて第３図のような駆
動をすると次のような問題を生ずる。
薄膜トランジスタの選択期間には、第１フイ
ールドではデータ信号VDの電圧が高いため、
第１フイールドのゲート・ソース間電圧VGS
は、第２フイールドのゲート・ソース間電圧
VGSよりも小さい。第４図ＴのVGSの正側に
これを当てはめると選択期間には、第１フイー
ルドの方がID値が小さく第２フイールドに対
して書き込みが不充分である。
ールドではデータ信号VDの電圧が高いため、
第１フイールドのゲート・ソース間電圧VGS
は、第２フイールドのゲート・ソース間電圧
VGSよりも小さい。第４図ＴのVGSの正側に
これを当てはめると選択期間には、第１フイー
ルドの方がID値が小さく第２フイールドに対
して書き込みが不充分である。
非選択期間においては、第１フイールドでは
データ信号VDの電圧が高いため、第１フイー
ルドのゲート・ソース間電圧VGSは、第２フ
イールドのゲート・ソース間電圧VGSよりも
大きくなり、偶数フイールドでは、非選択期間
中リーク電流が大きくなる。
データ信号VDの電圧が高いため、第１フイー
ルドのゲート・ソース間電圧VGSは、第２フ
イールドのゲート・ソース間電圧VGSよりも
大きくなり、偶数フイールドでは、非選択期間
中リーク電流が大きくなる。
従つて、第１フイールドと、第２フイールド
では、画素の実効電圧値に違いが現れ、フリツ
カーの原因となる。
では、画素の実効電圧値に違いが現れ、フリツ
カーの原因となる。
薄膜トランジスタのリーク電流が大きく、薄
膜トランジスタの非選択期間中に表示信号の保
持状態が悪いため、表示コントラストがとれな
くなる。
膜トランジスタの非選択期間中に表示信号の保
持状態が悪いため、表示コントラストがとれな
くなる。
薄膜トランジスタの選択期間中に、半導体基
板上に形成されたトランジスタと同じドレイン
（オン）電流IDを、薄膜トランジスタに与える
ためには、より大きなゲート・ソース間電圧
VGSが必要となり、ドライバー用の素子の耐
圧を越えたり、消費電力の増大を招く。
板上に形成されたトランジスタと同じドレイン
（オン）電流IDを、薄膜トランジスタに与える
ためには、より大きなゲート・ソース間電圧
VGSが必要となり、ドライバー用の素子の耐
圧を越えたり、消費電力の増大を招く。
本発明はこのような欠点を除去し、フリツカー
や、ムラがなく、コントラストの高い表示を実現
する表示装置を提供するものである。
や、ムラがなく、コントラストの高い表示を実現
する表示装置を提供するものである。
以下に、本発明を実施例に基づいて説明する。
（実施例 １）
従来の、薄膜トランジスタの非選択期間中、ゲ
ート電圧VG１〜VGmをグランウンドGNDと同
電位にしていた方法から、非選択期間中のゲート
電圧VG１〜VGmを、データ線ドライバ３の電
源電圧範囲（VDD〜GNDまたは、VDD〜−
VDS間）とし（−VDSは任意に設定した負の電
圧値）、第６図の如く、薄膜トランジスタのドレ
イン電流ID最小値でのゲート・ソース間電圧
VBGのばらつきに応じて、非選択期間のゲート
電圧VG１〜VGmを変化させる。
ート電圧VG１〜VGmをグランウンドGNDと同
電位にしていた方法から、非選択期間中のゲート
電圧VG１〜VGmを、データ線ドライバ３の電
源電圧範囲（VDD〜GNDまたは、VDD〜−
VDS間）とし（−VDSは任意に設定した負の電
圧値）、第６図の如く、薄膜トランジスタのドレ
イン電流ID最小値でのゲート・ソース間電圧
VBGのばらつきに応じて、非選択期間のゲート
電圧VG１〜VGmを変化させる。
即ち、第６図イは、VBGが負側に有るので第
５図ニの如くゲート電圧をデータ信号の平均電圧
VCOMに対し−VGB低くする。一方、第６図ハ
においては、VGBが正側にあるので第５図ハの
如く、ゲート電圧をデータ線の平均電圧VCOM
に対し＋VGB高くする。なお、VCOMは、パネ
ルの対向電極電位でも良い。
５図ニの如くゲート電圧をデータ信号の平均電圧
VCOMに対し−VGB低くする。一方、第６図ハ
においては、VGBが正側にあるので第５図ハの
如く、ゲート電圧をデータ線の平均電圧VCOM
に対し＋VGB高くする。なお、VCOMは、パネ
ルの対向電極電位でも良い。
以上により、非選択期間の薄膜トランジスタは
その駆動範囲が、従来より正側にシフトし、ま
た、薄膜トランジスタの特性により駆動範囲を変
化させるので、極小のリーク電流で表示が可能に
なる。
その駆動範囲が、従来より正側にシフトし、ま
た、薄膜トランジスタの特性により駆動範囲を変
化させるので、極小のリーク電流で表示が可能に
なる。
第７図は、本発明の駆動方式を実現する駆動回
路の構成例である。アクテイブマトリクス基板よ
りなるパネル１３のｎ本のデータ線に対し、VD
１〜VDnのデータ線ドライブ出力を有するデー
タ線ドライバ１１と、パネル１３のｍ本のゲート
線に対してVG１〜VGmのゲート線ドライブ出
力を有するゲート線ドライバ１２が接続されてい
る。電源回路１０は、データ線ドライバ１１のサ
ンプルホールド回路及びシフトレジスタ等の電源
電圧＋VDS（＝VDD）、−VDS（＝GND）を発生
する。この電圧は、ビデオ信号VSの振幅範囲を
包含するものであり、同時に電源回路１０はゲー
ト線Ｇ１〜Gm上の薄膜トランジスタTrの非選択
電圧VCOM、選択電圧VDGを発生する。
路の構成例である。アクテイブマトリクス基板よ
りなるパネル１３のｎ本のデータ線に対し、VD
１〜VDnのデータ線ドライブ出力を有するデー
タ線ドライバ１１と、パネル１３のｍ本のゲート
線に対してVG１〜VGmのゲート線ドライブ出
力を有するゲート線ドライバ１２が接続されてい
る。電源回路１０は、データ線ドライバ１１のサ
ンプルホールド回路及びシフトレジスタ等の電源
電圧＋VDS（＝VDD）、−VDS（＝GND）を発生
する。この電圧は、ビデオ信号VSの振幅範囲を
包含するものであり、同時に電源回路１０はゲー
ト線Ｇ１〜Gm上の薄膜トランジスタTrの非選択
電圧VCOM、選択電圧VDGを発生する。
第８図は、本発明の効果を表している。ここで
は、第４図Ｔに示す薄膜トランジスタを用いて、
データ線Diを介して任意の画素に表示信号を書
き込み16msecの間保持させた時の、画素に保持
される実効電圧値VCRを、ゲート電圧VG１〜
VGmの非選択期間中の電圧VGOFFに対してプ
ロツトしてある。ゲート電圧の非選択期間の値を
−VDS（＝GND）とした時が従来の方式であり、
本発明では、非選択期間のゲート電圧値VGOFF
を、VCOM付近にすることにより、実効電圧値
VCRが最大となる。
は、第４図Ｔに示す薄膜トランジスタを用いて、
データ線Diを介して任意の画素に表示信号を書
き込み16msecの間保持させた時の、画素に保持
される実効電圧値VCRを、ゲート電圧VG１〜
VGmの非選択期間中の電圧VGOFFに対してプ
ロツトしてある。ゲート電圧の非選択期間の値を
−VDS（＝GND）とした時が従来の方式であり、
本発明では、非選択期間のゲート電圧値VGOFF
を、VCOM付近にすることにより、実効電圧値
VCRが最大となる。
第９図は薄膜トランジスタのドレイン電流ID
の最小値におけるゲート・ソース間電圧VGSを
VGBとして、VGBに対する最適実効電圧値VCR
を与える非選択期間におけるゲート電圧VGOFF
の存在範囲を示している。これによると、VGB
即ち、TFFの特性に応じて、非選択期間のゲー
ト電圧値VGOFFを調整することが有効であるこ
とが分かる。
の最小値におけるゲート・ソース間電圧VGSを
VGBとして、VGBに対する最適実効電圧値VCR
を与える非選択期間におけるゲート電圧VGOFF
の存在範囲を示している。これによると、VGB
即ち、TFFの特性に応じて、非選択期間のゲー
ト電圧値VGOFFを調整することが有効であるこ
とが分かる。
（実施例 ２）
第１０図ハに示すように、薄膜トランジスタの
ドレイン電流ID特性が、ゲート・ソース間電圧
VGSに対して非対称性が大きい場合、データ線
Diのデータ信号VDをVCOMに対し、薄膜トラン
ジスタの電流−電圧特性に合わせVCOMに対し、
非対称にする。
ドレイン電流ID特性が、ゲート・ソース間電圧
VGSに対して非対称性が大きい場合、データ線
Diのデータ信号VDをVCOMに対し、薄膜トラン
ジスタの電流−電圧特性に合わせVCOMに対し、
非対称にする。
即ち、第１０図においては、＋VDS′＞＋VDS
かつ、−VDS′＞−VDSとして、偶数（正）フイ
ールド、奇数（負）フイールドの平均のリーク電
流値IDを小さくしている。
かつ、−VDS′＞−VDSとして、偶数（正）フイ
ールド、奇数（負）フイールドの平均のリーク電
流値IDを小さくしている。
この場合、データ線Diのデータ信号VDとなる
ビデオ信号VSの振幅は、VCOMに対しフイール
ド毎に正負非対称にする。
ビデオ信号VSの振幅は、VCOMに対しフイール
ド毎に正負非対称にする。
以上のようにすることにより、画素Piの実効電
圧VCRはさらに最適化される。
圧VCRはさらに最適化される。
（実施例 ３）
第１１図には、各フイールド毎にデータ信号
VDの極性が反転するので、非選択期間における
ゲート信号VGの電圧値を、第１フイールドと第
２フイールドとで変化させる場合の駆動波形が示
されている。非選択期間中は、第１フイールドの
データ信号VDの電圧が高いので、非選択期間の
ゲート信号VGの電圧値を平均電圧VCOMに対し
て正側にシフトさせ、第２フイールドでは、非選
択期間のゲート信号VGの電圧値を平均電圧
VCOMに対して負側にシフトさせて、第１フイ
ールドと第２フイールドとで非選択期間における
ゲート・ソース間電圧VGS値が大きく変化しな
いようにした。
VDの極性が反転するので、非選択期間における
ゲート信号VGの電圧値を、第１フイールドと第
２フイールドとで変化させる場合の駆動波形が示
されている。非選択期間中は、第１フイールドの
データ信号VDの電圧が高いので、非選択期間の
ゲート信号VGの電圧値を平均電圧VCOMに対し
て正側にシフトさせ、第２フイールドでは、非選
択期間のゲート信号VGの電圧値を平均電圧
VCOMに対して負側にシフトさせて、第１フイ
ールドと第２フイールドとで非選択期間における
ゲート・ソース間電圧VGS値が大きく変化しな
いようにした。
なお、本実施例では第１フイールドでは＋
VDSを、第２フイールドではVCOMを非選択期
間のゲート信号VGの電圧値としているが、電圧
値はこの限りではない。
VDSを、第２フイールドではVCOMを非選択期
間のゲート信号VGの電圧値としているが、電圧
値はこの限りではない。
本実施例によれば、各フイールド毎に画素の実
効電圧値が変化しないので、フリツカーを防ぐこ
とができ、実効電圧値の最適化が可能になる。
効電圧値が変化しないので、フリツカーを防ぐこ
とができ、実効電圧値の最適化が可能になる。
以上述べたように、本発明は、薄膜トランジス
タの非選択期間中、第１（正）フイールドと、第
２（負）フイールドで、ゲート信号電圧を変化さ
せた、または、同時に、非選択期間中のゲート信
号電圧値を、薄膜トランジスタのドレイン電流が
最も小さいゲート・ソース間電圧値により変化さ
せたので以下のような顕著な効果を有する。
タの非選択期間中、第１（正）フイールドと、第
２（負）フイールドで、ゲート信号電圧を変化さ
せた、または、同時に、非選択期間中のゲート信
号電圧値を、薄膜トランジスタのドレイン電流が
最も小さいゲート・ソース間電圧値により変化さ
せたので以下のような顕著な効果を有する。
非選択期間におけるゲート信号VGの電圧値
を、第１フイールドと第２フイールドとで変化
させ、第１フイールドと第２フイールドとで非
選択期間におけるゲート・ソース間電圧VGS
値が大きく変化しないようにしたので、画素へ
の実効電圧値が第１フイールドと第２フイール
ドとで一定となり、フリツカーを防ぐことがで
き、最適化が可能になる。
を、第１フイールドと第２フイールドとで変化
させ、第１フイールドと第２フイールドとで非
選択期間におけるゲート・ソース間電圧VGS
値が大きく変化しないようにしたので、画素へ
の実効電圧値が第１フイールドと第２フイール
ドとで一定となり、フリツカーを防ぐことがで
き、最適化が可能になる。
薄膜トランジスタのリーク電流が大きいゲー
ト・ソース間電圧の負側を使用しないので、リ
ーク電流が小さく、薄膜トランジスタの非選択
期間中の表示信号の保持状態が悪化せず、表示
コントラストが充分とれる。
ト・ソース間電圧の負側を使用しないので、リ
ーク電流が小さく、薄膜トランジスタの非選択
期間中の表示信号の保持状態が悪化せず、表示
コントラストが充分とれる。
非選択期間中、薄膜トランジスタのドレイン
電流IDが最も小さい値でのゲート・ソース間
電圧VBGのばらつきに応じて非選択期間のゲ
ート電圧VG１〜VGmを変化させるので、画
素への実効電圧が向上する。
電流IDが最も小さい値でのゲート・ソース間
電圧VBGのばらつきに応じて非選択期間のゲ
ート電圧VG１〜VGmを変化させるので、画
素への実効電圧が向上する。
第１図はｎ×ｍのアクテイブマトリクスパネル
の構成図であり、第２図は、そのアクテイブマト
リクスパネルの駆動回路を示す。第３図は第２図
の回路における従来の駆動波形、第４図は、トラ
ンジスタの電流−電圧特性を示す。第５図は、本
発明の駆動波形の一例、第６図は本発明の薄膜ト
ランジスタの電流−電圧特性、第７図は本発明に
よる駆動回路の構成例、第８図、第９図は本発明
の効果を表す図、第１０図、第１１図は本発明の
駆動波形の１例を示す。 １……シフトレジスタ、２……サンプルホール
ドトランジスタ、３……データ線ドライバ、１０
……電源回路、１１……データ線ドライバ、１２
……マトリツクス。
の構成図であり、第２図は、そのアクテイブマト
リクスパネルの駆動回路を示す。第３図は第２図
の回路における従来の駆動波形、第４図は、トラ
ンジスタの電流−電圧特性を示す。第５図は、本
発明の駆動波形の一例、第６図は本発明の薄膜ト
ランジスタの電流−電圧特性、第７図は本発明に
よる駆動回路の構成例、第８図、第９図は本発明
の効果を表す図、第１０図、第１１図は本発明の
駆動波形の１例を示す。 １……シフトレジスタ、２……サンプルホール
ドトランジスタ、３……データ線ドライバ、１０
……電源回路、１１……データ線ドライバ、１２
……マトリツクス。
Claims (1)
- 【特許請求の範囲】 １ 一対の基板内に液晶が封入され、該基板の一
方の基板上にはマトリクス状に配列された複数の
画素電極と、該画素電極に接続された薄膜トラン
ジスタと、該薄膜トランジスタのゲート電極に接
続され、ゲート信号を供給するゲート線と、該薄
膜トランジスタのソース電極に接続され、データ
信号を供給するデータ線とからなる表示装置にお
いて、該薄膜トランジスタの非選択期間中、該ゲ
ート信号の電圧値は、データ信号の電圧の振幅の
範囲内であることを特徴とする表示装置。 ２ 一対の基板内に液晶が封入され、該基板の一
方の基板上にはマトリクス状に配列された複数の
画素電極と、該画素電極に接続された薄膜トラン
ジスタと、該薄膜トランジスタのゲート電極に接
続され、ゲート信号を供給するゲート線と、該薄
膜トランジスタのソース電極に接続され、データ
信号を供給するデータ線とからなり、該データ信
号の１フレームは、正電圧を印加する第１フイー
ルドと、負電圧を印加する第２フイールドとで構
成されている表示装置において、該薄膜トランジ
スタの非選択期間中、第１フイールドと、第２フ
イールドとでは、ゲート信号の電圧値を変化させ
たことを特徴とする表示装置。 ３ 非選択期間中のゲート信号電圧値を、薄膜ト
ランジスタのドレイン電流の最小値により変化さ
せることを特徴とする特許請求の範囲第２項記載
の表示装置。
Priority Applications (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5694582A JPS5940696A (ja) | 1982-04-06 | 1982-04-06 | 表示装置 |
| FR838304925A FR2524679B1 (fr) | 1982-04-01 | 1983-03-25 | Procede d'attaque d'un panneau d'affichage a cristaux liquides a matrice active |
| GB08308763A GB2121584B (en) | 1982-04-01 | 1983-03-30 | A method and circuit for driving an active matrix of a positive type liquid crystal display device |
| US06/481,049 US4591848A (en) | 1982-04-01 | 1983-03-31 | Matrix panel with an active driving system |
| DE3311928A DE3311928A1 (de) | 1982-04-01 | 1983-03-31 | Verfahren zur ansteuerung einer aktivmatrix-fluessigkristall-anzeigetafel |
| GB08510710A GB2161970B (en) | 1982-04-06 | 1985-04-26 | A method of driving an active matrix panel of a liquid crystal display device |
| US06/831,202 US4899141A (en) | 1982-04-01 | 1986-02-20 | Matrix panel with an active driving system |
| SG39988A SG39988G (en) | 1982-04-06 | 1988-06-20 | A method of driving an active matrix panel of a liquid crystal display device |
| SG400/88A SG40088G (en) | 1982-04-01 | 1988-06-20 | A method and circuit for driving an active matrix of a positive type liquid crystal display device |
| HK697/89A HK69789A (en) | 1982-04-01 | 1989-08-31 | A method and circuit for driving an active matrix of a positive type liquid crystal display device |
| HK69989A HK69989A (en) | 1982-04-06 | 1989-08-31 | A method of driving an active matrix panel of a liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5694582A JPS5940696A (ja) | 1982-04-06 | 1982-04-06 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5940696A JPS5940696A (ja) | 1984-03-06 |
| JPH0416794B2 true JPH0416794B2 (ja) | 1992-03-25 |
Family
ID=13041679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5694582A Granted JPS5940696A (ja) | 1982-04-01 | 1982-04-06 | 表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPS5940696A (ja) |
| GB (1) | GB2161970B (ja) |
| HK (1) | HK69989A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6273235A (ja) * | 1985-09-27 | 1987-04-03 | Hitachi Ltd | 表示装置の駆動方法 |
| JPH03288128A (ja) * | 1990-04-04 | 1991-12-18 | Matsushita Electric Ind Co Ltd | アクティブマトリクス型液晶表示装置の駆動方法 |
-
1982
- 1982-04-06 JP JP5694582A patent/JPS5940696A/ja active Granted
-
1985
- 1985-04-26 GB GB08510710A patent/GB2161970B/en not_active Expired
-
1989
- 1989-08-31 HK HK69989A patent/HK69989A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| HK69989A (en) | 1989-09-08 |
| JPS5940696A (ja) | 1984-03-06 |
| GB8510710D0 (en) | 1985-06-05 |
| GB2161970A (en) | 1986-01-22 |
| GB2161970B (en) | 1986-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7215311B2 (en) | LCD and driving method thereof | |
| KR100381883B1 (ko) | 디스플레이 장치, 소비 전력을 감소시킬 수 있는 휴대용전자 장치 및 디스플레이 장치 구동 방법 | |
| US4591848A (en) | Matrix panel with an active driving system | |
| JP3564704B2 (ja) | アクティブマトリクス型液晶表示装置及びその駆動方法 | |
| US20060208985A1 (en) | Liquid crystal display device and operating method thereof | |
| JP4195441B2 (ja) | 液晶表示装置とその駆動方法 | |
| KR100705628B1 (ko) | 액정표시장치의 구동회로 | |
| JPH052208B2 (ja) | ||
| WO2011052266A1 (ja) | 画素回路及び表示装置 | |
| KR20000071499A (ko) | 액정표시장치 | |
| US20180082651A1 (en) | Display driving method, display panel and display device | |
| US8581814B2 (en) | Method for driving pixels of a display panel | |
| US20020140661A1 (en) | Method for driving active matrix type liquid crystal display | |
| JPH07104246A (ja) | 液晶表示装置 | |
| JP4612153B2 (ja) | 平面表示装置 | |
| JP3182350B2 (ja) | 液晶表示装置の駆動法 | |
| US6992649B2 (en) | Driving method for liquid crystal device | |
| CN102087838A (zh) | 用有源矩阵背板进行的视频速率ChLCD驱动 | |
| WO2013024776A1 (ja) | 表示装置およびその駆動方法 | |
| KR101213945B1 (ko) | 액정표시장치 및 그의 구동 방법 | |
| JPH0416794B2 (ja) | ||
| JP3000637B2 (ja) | 液晶表示装置の駆動方法 | |
| JP2516351B2 (ja) | アクテイブマトリクス型液晶パネルの駆動方法 | |
| JPH05143021A (ja) | アクテイブマトリクス型液晶表示装置の駆動方法 | |
| JPS61128292A (ja) | 能動マトリクス型表示パネルの駆動装置 |