JPH04164339A - 混成集積回路の製造方法 - Google Patents

混成集積回路の製造方法

Info

Publication number
JPH04164339A
JPH04164339A JP2291590A JP29159090A JPH04164339A JP H04164339 A JPH04164339 A JP H04164339A JP 2291590 A JP2291590 A JP 2291590A JP 29159090 A JP29159090 A JP 29159090A JP H04164339 A JPH04164339 A JP H04164339A
Authority
JP
Japan
Prior art keywords
substrate
solder
semiconductor pellet
glass epoxy
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2291590A
Other languages
English (en)
Inventor
Masahide Murakami
村上　正秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2291590A priority Critical patent/JPH04164339A/ja
Publication of JPH04164339A publication Critical patent/JPH04164339A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は混成集積回路の製造方法に関し、特に厚膜基板
上にチップコンデンサ、ミニフラットＩＣ等が搭載され
、その後、半導体ペレットを搭載してワイヤボンディン
グを行う混成集積回路の製造方法に関する。
〔従来の技術〕
従来、混成集積回路の製造方法は、厚膜基板上に半導体
ペレットを搭載した後ワイヤボンディングを行い、半導
体ペレットを保護する為に樹脂コーティングを行い、そ
の後にチップコンデンサ。
ミニフラットＩＣ等の部品を搭載していた。
しかし、半導体ペレットを保護する為に使用する樹脂が
流れるので、流れ分を考慮してチップコンデンサ等の部
品を半導体ペレットより離して搭載している。その為、
小形化のさまたげになっている。
そこで、より小形化する為に、チップコンデンサ、ミニ
フラットＩＣ等の部品を先に搭載して、その後に半導体
ペレットを搭載してワイヤボンディングを行う方法がと
られている。
また、０．６５ｍｍピッチのＱＦＰや０．５ｍｍピッチ
のＳＯＰのＩＣが搭載される場合は、半田ペースト印刷
方式でしか搭載ができない為に、半導体ペレットを先に
搭載すると半田ペースト印刷ができなくなるので上記の
方法がとられている。
この方法では、チップコンデンサ、ミニフラットＩＣ等
の部品を先に半田で搭載しているので、半導体ペレット
のワイヤボンディングは、半田の融点以下の１５０℃前
後の低温で行われている。
〔発明が解決しようとする課題〕
この従来の混成集積回路の製造方法では、部品搭載後の
半田リフロー時の半田の飛び散りゃフラックス洗浄時の
フラックスの残渣や半導体ペレットをマウントするのに
使用する導電性接着剤のキュア時に発生するガスがボン
ディングパッドに付着してボンディング強度が劣化する
という問題点があった。
本発明の目的は、ホンディング強度が劣化することのな
い混成集積回路の製造方法を提供することにある。
〔課題を解決するための手段〕
本発明は、厚膜基板上の導体パターンにチップコンデン
サ、ミニフラットＩＣを含む部品をリフロー法にて半田
付けする工程と、前記厚膜基板上の導体パターンに半導
体ペレットを導電性接着剤で固定する工程と、前記半導
体ペレットの回りにＡｕめっき膜で形成されたボンディ
ングパッドを有し、且つ、スルーホールにて前記ボンデ
ィングパッドが裏面の導体パターンに導通している枠状
のガラスエポキシ基板を導電性接着剤で前記厚膜基板上
の導体パターンと前記ガラスエポキシ基板の前記裏面の
導体パターンとが導通するように固定する工程を含んで
いる。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
。
第１図（ａ）、（ｂ）は本発明の第１の実施例の製造方
法を説明する要部平面図及びｘ−ｘ′線断面図である。
第１の実施例は、第′１図（ａ）、（ｂ）に示すように
、先ず、厚膜でパターンが形成されたセラミック基板１
上に半田ペーストを印刷し、チップコンデンサ、ミニフ
ラットＩＣ等の部品を搭載しりフロー炉を通して半田を
溶融させることにより、チップコンデンサ、ミニフラッ
トＩＣ等の実装を行う。
次に、フラックス洗浄を行いセラミック基板１の表面を
清浄にする。
次に、半導体ペレット２を導電性接着剤３で固定する。
その時、同時に、半導体ペレット２の回りに、Ａｕめっ
き膜で形成されたボンディングパッド４を有し、且つ、
スルーホール５にてボンディングパッド４が裏面の導体
パターンに導通している外形が４Ｘ４ｍｍで幅が１ｍｍ
、厚さが０．５ｍｍの枠状のガラスエポキシ基板６を導
電性接着剤３でセラミック基板１上の導体パターン７と
接続するように固定する。
次に、セラミック基板１を１５０℃で加熱してＡｕワイ
ヤ８でワイヤボンディングを行い、半導体ペレット２と
ボンディングパッド４とを接続する。
その後、半導体ペレット２を保護用の樹脂で覆う。
第２図（ａ）、（ｂ）は本発明の第２の実施例の製造方
法を説明する要部平面図及びＹ−Ｙ’線断面ｉである。
第２の実施例は、端面スルーホールを有するガラスエポ
キシ基板の例で、第２図（ａ）、（ｂ）に示すように、
先ず、厚膜でパターンが形成されたセラミック基板１上
に半田ペーストにてチップコンデンサ、ミニフラットＩ
Ｃ等の部品を搭載す、る。
次に、半導体ペレット２及び半導体ペレット２の回りに
、Ａｕめっき膜で形成されたボンディングバッ゛ド４を
有し、且つ、端面スルーホール９にて前記ボンディング
パッド４が裏面の導体パターンに導通している外形が３
．２Ｘ３．２ｍｍで幅かＯ１６ｒｒｈｍ、厚さか０．５
ｍｍの枠状のガラスエポキシ基板６を導電性接着剤３て
セラミック基板１上に固定する。
次に、セラミック基板１を１５０°Ｃで加熱してＡｕワ
イヤ８でワイヤホンディングを行い、保護用の樹脂で覆
う。
第２の実施例は、第１の実施例と比較して端面スルーホ
ール９を使用している為、枠状のガラスエポキシ基板６
を小さくできるので、より小形化が図れる。
〔発明の効果〕
以上説明したように本発明は、チップコンデンサ、ミニ
フラットＩＣ等の部品を搭載し、半田リフロー、洗浄後
にボンディングを行う為のガラスエポキシ基板を搭載す
るので、半田リフローでの半田飛び散りゃフラックス残
渣によるボンディング強度の劣化を防止することができ
る。又、ガラスエポキシ基板上にＡｕめっき膜でボンデ
ィングパッドを形成している為、１５０’Ｃ前後てワイ
ヤボンディングを行っても、導電性接着剤より発生する
ガスの影響を受けることなく、直径２５μｍのＡｕワイ
ヤで６　ｇ　ＤＪ、上の引張強度を確保することかてき
る効果がある。
【図面の簡単な説明】
第１図（ａ）、（ｂ）は本発明の第１の実施例の製造方
法を説明する要部平面図及びｘ−ｘ′線断面図、第２図
（ａ）、（ｂ）は本発明の第２の実施例の要部平面図及
びＹ−Ｙ’線断面図である。 １・・・セラミック基板、２・・・半導体ペレット、３
・・導電性接着剤、４・・・ボンディングパッド、５・
・・スルーホール、６・・・ガラスエポキシ基板、７・
・・導体パターン、８・・・Ａｕワイヤ。

Claims (1)

    【特許請求の範囲】
  1. 　厚膜基板上の導体パターンにチップコンデンサ，ミニ
    フラットＩＣを含む部品をリフロー法にて半田付けする
    工程と、前記厚膜基板上の導体パターンに半導体ペレッ
    トを導電性接着剤で固定する工程と、前記半導体ペレッ
    トの回りにＡｕめっき膜で形成されたボンディングパッ
    ドを有し、且つ、スルーホールにて前記ボンディングパ
    ッドが裏面の導体パターンに導通している枠状のガラス
    エポキシ基板を導電性接着剤で前記厚膜基板上の導体パ
    ターンと前記ガラスエポキシ基板の前記裏面の導体パタ
    ーンとが導通するように固定する工程を含むことを特徴
    とする混成集積回路の製造方法。
JP2291590A 1990-10-29 1990-10-29 混成集積回路の製造方法 Pending JPH04164339A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2291590A JPH04164339A (ja) 1990-10-29 1990-10-29 混成集積回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2291590A JPH04164339A (ja) 1990-10-29 1990-10-29 混成集積回路の製造方法

Publications (1)

Publication Number Publication Date
JPH04164339A true JPH04164339A (ja) 1992-06-10

Family

ID=17770914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2291590A Pending JPH04164339A (ja) 1990-10-29 1990-10-29 混成集積回路の製造方法

Country Status (1)

Country Link
JP (1) JPH04164339A (ja)

Similar Documents

Publication Publication Date Title
JP2949490B2 (ja) 半導体パッケージの製造方法
US20070008051A1 (en) Electronic component and manufacturing method thereof
JPH1050886A (ja) グリッドアレイ半導体パッケージへの導電ポリマボールの接着
US6259155B1 (en) Polymer enhanced column grid array
JP2977763B2 (ja) 包封されたチップオンボード電子モデュールの製造方法
JPH1012809A (ja) マルチチップモジュール
JP3462479B2 (ja) 表面弾性波フィルターのセラミックパッケージのシーリング方法及び装置
JPH02163950A (ja) 半導体装置の実装体およびその実装方法
JPH04164339A (ja) 混成集積回路の製造方法
JPH04116837A (ja) 電子回路の表面実装方法
JPH02234447A (ja) 半導体集積回路素子の接続方法
JP2002217350A (ja) モジュール部品の製造方法
JPH11186440A (ja) 半導体装置
JP2004146540A (ja) 接続型回路基板ならびに製造方法
JP2001267734A (ja) 電子部品の実装構造およびこの実装構造に用いられる電子部品構成体
JPH05226385A (ja) 半導体装置の実装方法
JP3277830B2 (ja) 電子部品の組立て方法
JPH04127547A (ja) Ｌｓｉ実装構造体
JPS59188996A (ja) 電子部品の実装方法
JP2023021807A (ja) 実装基板および実装基板の製造方法
JPH0344945A (ja) 半導体装置の実装体およびその実装方法
JPS63175438A (ja) プリント基板へのｉｃ実装方法
JPH09181244A (ja) 半導体装置
JPH09266369A (ja) プリント基板の加工方法並びにプリント基板
JPH06232199A (ja) フリップチップｉｃの実装構造