JPH04162900A - バランス調整装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、左右ステレオ信号のチャンネル間のアンバラ
ンスを調整するバランス調整装置に関するもので、特に
テスト信号を印加するテストモードがバランス調整に悪
影響を与えない様工夫されたバランス調整装置に関する
。

（ロ）従来の技術 左右ステレオ信号を、それぞれ異なるチャンネルを用い
て伝送するステレオ装置においては、各チャンネルを構
成する回路や素子のバラツキ等により、アンバランスを
生じる場合がある。例えば、アナランサの声は、左右ス
ピーカの中央に定位しなければならないが、前述の如く
チャンネル間にアンバランスが生じると、左又は右に片
寄った位置に定位し、聴感を損なう。

その為、従来から、左右チャンネルのバランスを取る為
のバランス調整装置が提案され、使用に供された来た。

又、前記ステレオ装置の信号源としては、コンパクトデ
ィスクプレーヤやビデオディスクプレーヤ等積々のもの
があるが、各プレーヤによりチャンネル間のアンバラン
ス量が異なっている。そこで、前記ステレオ装置のバラ
ンス調整装置では、各プレーヤ毎にバランス調整を切換
えて行なっていた。第２図は、その様なバランス調整装
置の一例を示すもので、連動して動作する第１及び第２
スイツチ（１）及び（２）を切換えることにより、コン
パクトディスクプレーヤ〈３）、ビデオディスクプレー
ヤ（４）及びテスト信号発生器（５）の出力が選択的に
バランス調整回路（６）に印加される。選択された２つ
の信号は、バランス調整回路（６〉でレベルが等しくな
るように制御され、レベルの等しい左右ステレオ信号が
Ｌ（左）出力端子（７）及びＲ（右）出力端子（８）に
得られる。

尚、最近のステレオ装置では、左右の正しく対応したス
ピーカから等しい背量で放音されているか否か、テスト
するための左右全く等しいテスト信号を発生するテスト
信号発生器（５）が備えられている。これにより、バラ
ンス調整回路（６〉の後段の回路に起因する左右のアン
バランスも補正できる。

（八）発明が解決しようとする課題 しかしながら、第２図の回路において、コンパクトディ
スクプレーヤ（３）又はビデオディスクプレーヤ〈４）
を選択している状態の途中で一時的にテスト信号発生器
（５）を選択すると、復起後の再調整に時間がかかる恐
れがあった。

第２図のバランス調整回路（６）は、モノラル信号（入
力される左右ステレオ信号が互いに等しい場合）が印加
された時のみバランス調整が可能である。即ち、バラン
ス調整作業は、常時性なえる訳ではなく、ソースによっ
ては時おりしか調整されない場合がある。その為、テス
ト信号発生器＜５）を−旦選択し、再び戻すと再度のバ
ランス調整に時間のかかる場合が起こり問題となった。

（ニ）課題を解決するための手段 本発明は、上述の点に鑑み成されたもので、チャンネル
間のバランス調整が必要である信号源からの信号のバラ
ンス調整を行なうとともにその調整値を保持出来るバラ
ンス調整回路を備えたバランス調整装置であって、チャ
ンネル間のバランス調整が不要であるテスト信号発生器
と、前記バランス調整回路に前記テスト信号発生器から
のテスト信号が印加されていることを検出する検出回路
と、該検出回路の第１検出出力信号に応じて前記バラン
ス調整回路の調整値を取り込み保持するとともに、前記
検出回路の第２検出出力信号に応じて保持していた前記
調整値を前記バランス調整回路に戻す第１レジスタと、
を備えることを特徴とする。

（ネ）作用 本発明に依れば、バランス調整回路の調整値をテスト信
号が印加される期間、第１レジスタで保持し、前記期間
終了後、保持していた調整値を前記／＜ランス調整回路
に戻している。

（へ）実施例 第１図は、本発明の一実施例を示す回路図で、（９）は
、バランス調整回路（６）に内蔵され左右ステレオ信号
のレベル差に応じた調整値を保持する第２レジスタ、（
１０）は該第２レジスタ（９）に保持されたデータをテ
スト信号印加中に保持する第１レジスタ、（１１）は、
立上りエツジ検出回路（１２）及び立下りエツジ検出回
路（１３）を備え、制御端子（１４）からの切換制御信
号を波形整形する検出回路である。

尚、第１図において、第２図と同一の回路素子について
は同一の符号を付し、説明を省略する。

第１図において、例えば制御端子（１４）に「Ｌ」レベ
ルの制御信号が加わり、第１及び第２スイツチ〈１）及
び（２）が共にａ側に切換わり、コンパクトディスクプ
レーヤ（３）からの信号が選択されたとする。選択され
た左右ステレオ信号は、バランス調整回路（６）で互い
にレベルが等しくなるように制御され、その時の制御量
即ち調整値が第２レジスタ（９）に保持される。その結
果、レベルの揃った左右ステレオ信号がＬ及びＲ出力端
子（７）及び（８）に得られる。

上述の状態で、−時的にテストモードにする。

テストモードになると、制御端子（１４）に「ＨＪレベ
ルの制御信号が加わり、その波形は第３図（イ〉の如く
示される。第３図（イ）の信号が立上りエツジ検出回路
（１２）に印加されると、その出力は第３図（口〉の如
くなる。第３図（ロ）の時刻ｔ、の立上り信号は、第１
レジスタ（１０）のクロック（ＣＬ）端子に印加される
。すると、第１レジスタ（１０）は、その時の第２レジ
スタ（９）のデータを取り込み保持する。そして、時刻
ｔよになると、第３図（ロ）の立下り信号が第２レジス
タ（９）のリセット（Ｒ）端子に印加される。第２レジ
スタ（９〉は、リセットされると調整値が零となり、バ
ランス調整回路（６）が左右のバランス調整を行なわな
くなる。−方、この時、第３図＜イ）のｒＨ，レベルの
信号に応じて、第１及び第２スイツチ（１）及び（２）
は、ｂ側に切換わり、テスト信号が選択されているので
、該テスト信号は何ら制御されずＬ及びＲ出力端子（７
）及び（８）に発生する。

そして、テスト信号期間を終えて、第３図（りの信号が
立下がると、その立下がりを立下りエツジ検出回路（１
３）が検出し、第３図（ハ）の信号を発生する。時刻ｔ
、の第３図（ハ）の立上り信号は、第２レジスタ（９）
のクロック端子に印加される。すると、第２レジスタ（
９）は、その時の第１レジスタ（１０）のデータを取り
込み保持する。このデータは、第２レジスタ（９）がテ
スト信号期間直前に有していたものと同じであるので、
第１及び第２スイツチ（１）及び（２〉が切換わりコン
パクトディスクプレーヤ（３）からの左右ステレオ信号
が印加されるとただちに調整を実行出来る。換言するな
らば、バランス調整回路（６）は、再調整を行なう必要
がなく、調整不要な状態となる。

従って、第１図の回路に依ればあるモードからテストモ
ードに一時的に切換えてもバランス調整に悪影響を及ぼ
すことがない。

第４図は、第１図のバランス調整回路（６）の具体例を
示すもので、〈１５）は左ステレオ信号が印加される左
入力端子、（１６）は右ステレオ信号が印加される右入
力端子、（１７〉は左ステレオ信号が導出される左出力
端子、（１８）は右ステレオ信号が導出される右出力端
子、（１９〉は左伝送路（チャンネル）に挿入された左
減衰回路、（２０）は右伝送路（チャンネル）に挿入さ
れた右減衰回路、（２１）は左右出力端子（１７）及び
（１８）にそれぞれ得られる左右ステレオ信号のレベル
比に応じた信号を発生する信号発生回路、（２２）は該
信号発生回路（２１〉の出力信号レベルが所定範囲内か
否かを判別する判別回路、（２３）は該判別回路（２２
）から得られるタイミング信号に応じて動作する発振回
路、（２４）は前記信号発生回路（２１）の出力信号と
基準電圧Ｖｒｅｆとを比較し、方向信号を発生する比較
回路、（２５）は該比較回路（２４）の出力信号に応じ
て、アップ信号又はダウン信号を発生するアップダウン
回路、（２６）は前記発振回路（２３）の出力信号をク
ロックとし、前記アップダウン回路（２５）の出力信号
に応じた方向の計数を行なう計数回路、及び（２７）は
該計数回路（２６）の計数値をデコードするデコーダで
ある。

いま、説明を簡単にする為、左右入力端子（１５〉及び
（１６）に印加される信号を３種類、すなわち左ステレ
オ信号のみの状態、右ステレオ信号のみの状態、左右ス
テレオ信号が略同レベルで印加される状態（モノラル信
号と称す）に限定する。

左入力端子（１５）に左入力信号のみが印加される第１
の状態においては、信号発生回路（２１）の出力端に基
準電圧Ｖ　ｒｅｆよりも十分大なる出力信号が発生する
。判別回路（２２）の基準電圧ｖＡは、基準電圧Ｖ　ｒ
ｅｆよりも所定値大なる値に設定され、基準電圧Ｖ、は
基準電圧Ｖ　ｒｅｆよりも所定値小なる値に設定されて
いるので、判別回路（２２）は入力信号がｖＡよりも大
又はｖＩＩよりも小のとき１Ｈ」の出力信号を、入力信
号がＶＡとＶ、の間にあるときｒＬ」の出力信号を発生
する。しかして、信号発生回路（２１）の出力信号が基
準電圧Ｖｒｅｆよりも十分大である場合、判別回路（２
２）の出力は「Ｈ、になり、発振回路（２３）は動作を
開始しない。従って、計数回路（２６）も計数を開始せ
ず、左右減衰回路（１９）及び（２０）は、非減衰状態
となる。

右入力端子（１６）に右入力信号のみが印加きれる第２
の状態においては、信号発生回路（２１）の出力端に基
準電圧Ｖｒｅｆよりも十分小なる出力信号が発生する。

この場合も、判別回路（２２）の出力はｒ　Ｈ、になり
、発振回路（２３）が動作せず、左右減衰回路（１９）
及び（２０）は非減衰状態となる。

左右入力端子（１５）及び（１６）に略等しいレベルの
左右ステレオ信号が印加される第３の状態においては、
信号発生回路（２１）の出力信号の値がＶ　ｒｅｆ近傍
となる。その為、判別回路（２２）の出力信号は「Ｌヨ
になり、発振回路（２３）は動作を開始し、その出力信
号を計数回路（２６）にクロックとして印加する。一方
、信号発生回路（２１）の出力信号は、比較回路（２４
〉にも印加され、基準電圧Ｖ　ｒｅｆと比較される。い
ま、信号発生回路り２１）の出力信号が基準電圧Ｖ　ｒ
ｅｆよりも犬であるとすれば、比較回路（２４〉の出力
はＨ，になり、アップダウン回路（２５）からアップ信
号が発生し、計数回路（２６）の計数方向をアップ方向
に定める。その為、計数回路〈２６）は、発振回路（２
３）の出力信号をクロックとしてアップ方向の計数を行
なう。また、信号発生回路（２１〉の出力信号が基準電
圧Ｖ　ｒｅｆよりも小である場合は、比較回路（２４）
の出力が１Ｌ」になり、アップダウン回路（２５）から
発生するダウン信号に応じて、計数回路（２６）がダウ
ン方向の計数を行なう。

デコーダ＜２７〉は、計数回路（２６）の計数値を順次
デコードし、左右減衰回路（１９）及び（２０）を駆動
する。その際、デコーダ（２７）の出力信号は、左減衰
回路（１９）に直接印加され、右減衰回路（２０）はイ
ンバータフ２８）を介して印加されているので、左右減
衰回路（１９）及び（２０）は互いに逆方向に制御諮れ
る。左出力信号のレベルが右出力信号のレベルよりも大
の場合は、計数回路（２６）がアップ方向の計数を行な
い、左減衰回路（１９）の減衰量が増大し、右減衰回路
（２０）の減衰量が減少する。逆に、左出力信号のレベ
ルが右出力信号のレベルよりも小の場合は、計数回路＜
２６）がダウン方向の計数を行ない、左減衰回路（１９
）の減衰量が減少し、右減衰回路（２０）の減衰量が増
大する。すなわち、左右減衰回路（１９）及び〈２０）
は、互いに逆方向に制御される。

先に述べた如く、発振回路り２３）は、信号発生回路（
２１）（７）出力信号Ｖｘが、ＶＡ＞ＶＸ＞Ｖｌｌ（７
）範囲ニある限り、発振を継続する。その為、デコーダ
（２７）は、発振回路（２３）の発振が継続する間、計
数回路（２６）の計数値を順次デコードし、左右減衰回
路（１９）及び（２０）を制御してバランス状態を保つ
。

尚、計数回路（２６）は、リミッタ機能を備えており、
所定の計数を行なった時それ以上の計数を行なうことが
出来ない様に構成されている。また、左右減衰回路（１
９〉及び（２０）の制御に応じて、左右出力端子（１７
）及び（１８）に得られる左右ステレオ信号のレベルが
逆転した場合には、計数回路〈２６）の計数方向が逆転
し、同様の減衰動作を行なう。

第４図の計数回路（２６）が第１図の第２レジスタ（９
）に相当し、リセット信号に応じてアップダウンの中間
の値になるようにすれば良い。

尚、本発明は、２チヤンネルステレオばかりで無く、４
チヤンネルステレオ等の多チヤンネルステレオにも応用
可能である。

（ト）発明の効果 以上述べた如く、本発明に依れば、テストモードにして
もバランス調整回路の再調整が不要となり、調整時間の
短縮を計ることができる。そして、デジタル処理によっ
て調整を行なっているので、構成簡単にして正確に動作
するバランス調整装置を提供出来る。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は従来
のバランス調整装置を示す回路図、第３図（イ）乃至（
ハ）は第１図の説明に供する為の波形図、及び第４図は
第１図のバランス調整回路（６）の具体回路例である。 、＜３〉・・・フンバクトディスクプレーヤ、（５）・
・・テスト信号発生器、　（６）・・・バランス調整回
路、（９）・・・第２レジスタ、　（１０）・・・第２
レジスタ、（１１）・・・検出回路。

Claims (2)

【特許請求の範囲】
1. （１）チャンネル間のバランス調整が必要である信号源
   からの信号のバランス調整を行なうとともにその調整値
   を保持出来るバランス調整回路を備えたバランス調整装
   置であって、 チャンネル間のバランス調整が不要であるテスト信号発
   生器と、 前記バランス調整回路に前記テスト信号発生器からのテ
   スト信号が印加されていることを検出する検出回路と、 該検出回路の第１検出出力信号に応じて前記バランス調
   整回路の調整値を取り込み保持するとともに、前記検出
   回路の第２検出出力信号に応じて保持していた前記調整
   値を前記バランス調整回路に戻す第１レジスタと、 を備えることを特徴とするバランス調整装置。
2. （２）前記バランス調整回路は、第２レジスタを備えて
   おり、前記第１検出出力信号は、前記第１レジスタにク
   ロック信号として、第２レジスタにリセット信号として
   印加され、前記第２検出出力信号は、前記第２レジスタ
   にクロック信号として印加されることを特徴とする請求
   項第１項記載のバランス調整装置。