JPH0396076A - 映像信号遅延回路 - Google Patents
映像信号遅延回路Info
- Publication number
- JPH0396076A JPH0396076A JP1230535A JP23053589A JPH0396076A JP H0396076 A JPH0396076 A JP H0396076A JP 1230535 A JP1230535 A JP 1230535A JP 23053589 A JP23053589 A JP 23053589A JP H0396076 A JPH0396076 A JP H0396076A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- circuit
- variable gain
- gain amplifier
- calibration pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims abstract description 32
- 238000003780 insertion Methods 0.000 claims description 9
- 230000037431 insertion Effects 0.000 claims description 9
- 230000001934 delay Effects 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、テレビジョン受像機やビデオ表示装置などに
用いられる映像信号遅延回路に係り、特に電荷結合素子
型遅延素子（以下、ＣＣＤ遅延素子と記す）を通過した
信号の減衰を補償する映像信号遅延回路に関する。
用いられる映像信号遅延回路に係り、特に電荷結合素子
型遅延素子（以下、ＣＣＤ遅延素子と記す）を通過した
信号の減衰を補償する映像信号遅延回路に関する。
（従来の技術）
テレビジョン受像機において、テレビジョン映像信号を
１水平周期の時間だけ遅延させるために用いられる映像
信号遅延回路は、第４図に示すように、映像信号を直接
にＣＣＤ遅延素子４１に入力しており、このＣＣＤ遅延
素子４１を通過した映像信号の減衰を補償するためにＣ
ＣＤ遅延素子４１の出力信号を映像信号増幅器４２によ
り増幅して出力している。上記映像信号増幅器４２とし
て、従来、利得が一定のものが用いられている。
１水平周期の時間だけ遅延させるために用いられる映像
信号遅延回路は、第４図に示すように、映像信号を直接
にＣＣＤ遅延素子４１に入力しており、このＣＣＤ遅延
素子４１を通過した映像信号の減衰を補償するためにＣ
ＣＤ遅延素子４１の出力信号を映像信号増幅器４２によ
り増幅して出力している。上記映像信号増幅器４２とし
て、従来、利得が一定のものが用いられている。
しかし、ＣＣＤ遅延素子４１による映像信号減衰量は、
ＣＣＤ遅延素子４１の製造工程のばらつき、素子の動作
条件の変化などにより一定にはならないので、映像信号
遅延回路全体の利得は一定にはならない。
ＣＣＤ遅延素子４１の製造工程のばらつき、素子の動作
条件の変化などにより一定にはならないので、映像信号
遅延回路全体の利得は一定にはならない。
（発明が解決しようとする課題）
上記したように従来の映像信号遅延回路は、ＣＣＤ遅延
素子による映像信号減衰量が、ＣＣＤ遅延素子の製造工
程のばらつき、素子の動作条件の変化などにより一定に
はならず、映像信号遅延回路全体の利得が一定にはなら
ないという問題がある。
素子による映像信号減衰量が、ＣＣＤ遅延素子の製造工
程のばらつき、素子の動作条件の変化などにより一定に
はならず、映像信号遅延回路全体の利得が一定にはなら
ないという問題がある。
本発明は、上記問題点を解決すべくなされたもので、そ
の目的は、ＣＣＤ遅延素子による映像信号減衰量が、Ｃ
ＣＤ遅延素子の製造工程のばらつき、素子の動作条件の
変化などにより一定にはならなくても、映像信号遅延回
路全体の利得が一定になる映像信号遅延回路を提供する
ことにある。
の目的は、ＣＣＤ遅延素子による映像信号減衰量が、Ｃ
ＣＤ遅延素子の製造工程のばらつき、素子の動作条件の
変化などにより一定にはならなくても、映像信号遅延回
路全体の利得が一定になる映像信号遅延回路を提供する
ことにある。
［発明の構成］
（課題を解決するための手段）
本発明の映像信号遅延回路は、入力映像信号のペデスタ
ルレベルを特定の電圧に固定するペデスタルクランプ回
路と、このペデスタルクランプ回路によりペデスタルレ
ベルが固定された映像信号のブランク期間の一部に、上
記ペデスタルレベルに対して一定の波高値を有する校正
パルス信号を押入する校正パルス信号挿入回路と、この
校正レベル設定回路により校正パルス信号が挿入された
映像信号が入力し、この映像信号を所定時間遅延させる
電荷結合素子型遅延素子と、この電荷結合素子型遅延素
子の出力信号が入力し、この出力信号を増幅する可変利
得増幅器と、上記可変利得増幅器の出力信号中の校正パ
ルス信号がペデスタルレベルに対して一定の波高値を有
するような利得制御入力を上記可変利得増幅器に与えて
その利得を制御し、制御後の期間は上記可変利得増幅器
に対する利得制御入力をそのまま保持する自動制御ルー
プとを具備することを特徴とする。
ルレベルを特定の電圧に固定するペデスタルクランプ回
路と、このペデスタルクランプ回路によりペデスタルレ
ベルが固定された映像信号のブランク期間の一部に、上
記ペデスタルレベルに対して一定の波高値を有する校正
パルス信号を押入する校正パルス信号挿入回路と、この
校正レベル設定回路により校正パルス信号が挿入された
映像信号が入力し、この映像信号を所定時間遅延させる
電荷結合素子型遅延素子と、この電荷結合素子型遅延素
子の出力信号が入力し、この出力信号を増幅する可変利
得増幅器と、上記可変利得増幅器の出力信号中の校正パ
ルス信号がペデスタルレベルに対して一定の波高値を有
するような利得制御入力を上記可変利得増幅器に与えて
その利得を制御し、制御後の期間は上記可変利得増幅器
に対する利得制御入力をそのまま保持する自動制御ルー
プとを具備することを特徴とする。
（作 用）
ペデスタルレベルが特定の電圧に固定された映像信号の
ブランク期間の一部に上記ペデスタルレベルに対して一
定の波高値を有する校正パルス信号が挿入されており、
可変利得増幅器の出カ信号中の校正パルス信号がペデス
タルレベルに対して一定の波高値を有するように可変利
得増幅器の利得が自動制御ループにより制御されるので
、ＣＣＤ遅延素子による映像信号減衰量が一定にならな
くても、映像信号遅延回路全体の利得が一定になる。
ブランク期間の一部に上記ペデスタルレベルに対して一
定の波高値を有する校正パルス信号が挿入されており、
可変利得増幅器の出カ信号中の校正パルス信号がペデス
タルレベルに対して一定の波高値を有するように可変利
得増幅器の利得が自動制御ループにより制御されるので
、ＣＣＤ遅延素子による映像信号減衰量が一定にならな
くても、映像信号遅延回路全体の利得が一定になる。
（実施例）
以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第１図は、テレビジョン受像機において、テレビジョン
映像信号を１水平周期の時間だけ遅延させるために用い
られる映像信号遅延回路を示している。１１は入力映像
信号のペデスタルレベルを特定の電圧に固定するペデス
タルクランプ回路、ｌ２はこのべデスタルクランプ回路
１ｌによりペデスタルレベルが固定された映像信号のブ
ランク期間の一部に、ペデスタルレベルＶｐに対して正
方向（あるいは負方向でもよい）に一定の波高値Ｖａを
有する校正パルス信号を挿入する校正パルス信号挿入回
路である。この校正パルス信号挿入回路１２としては、
例えば図示のように、ブランク期間の一部で、ペデスタ
ルクランプ回路１１からの映像信号に代えて基準電圧源
１３の基準電圧Ｖｌ （＝Ｖｐ＋Ｖａ）を選択するよう
に切換えるスイッチ回路１４が用いられている。
映像信号を１水平周期の時間だけ遅延させるために用い
られる映像信号遅延回路を示している。１１は入力映像
信号のペデスタルレベルを特定の電圧に固定するペデス
タルクランプ回路、ｌ２はこのべデスタルクランプ回路
１ｌによりペデスタルレベルが固定された映像信号のブ
ランク期間の一部に、ペデスタルレベルＶｐに対して正
方向（あるいは負方向でもよい）に一定の波高値Ｖａを
有する校正パルス信号を挿入する校正パルス信号挿入回
路である。この校正パルス信号挿入回路１２としては、
例えば図示のように、ブランク期間の一部で、ペデスタ
ルクランプ回路１１からの映像信号に代えて基準電圧源
１３の基準電圧Ｖｌ （＝Ｖｐ＋Ｖａ）を選択するよう
に切換えるスイッチ回路１４が用いられている。
１５は校正パルス信号挿入回路１２により校正パルス信
号が挿入された映像信号が入力し、この映像信号を１水
平周期の時間遅延させるＣＣＤ遅延素子、１６はＣＣＤ
遅延素子１５の出力信号が入力し、この出力信号を増幅
する可変利得増幅器である。１７は前′記校正パルス信
号の挿入期間に、可変利得増幅器１６の出力信号中の校
正パルス信号がペデスタルレベルＶｐに対して一定の波
高値Ｖａを有するような利得制御入力を可変利得増幅器
１６に与えてその利得を制御する自動制御ループである
。この自動制御ループ１７は、例えば所定の基準電圧ｖ
２を発生する基準電圧源１８と、この基準電圧ｖ２と可
変利得増幅器１６の出力電圧との差に応じて制御電圧を
生成し、可変利得増幅器１６に利得制御入力を与える誤
差増幅器１つとからなる。なお、この自動制御ループ１
７は、自動制御後の期間は可変利得増幅器１６に対する
利得制御入力をそのまま保持する。
号が挿入された映像信号が入力し、この映像信号を１水
平周期の時間遅延させるＣＣＤ遅延素子、１６はＣＣＤ
遅延素子１５の出力信号が入力し、この出力信号を増幅
する可変利得増幅器である。１７は前′記校正パルス信
号の挿入期間に、可変利得増幅器１６の出力信号中の校
正パルス信号がペデスタルレベルＶｐに対して一定の波
高値Ｖａを有するような利得制御入力を可変利得増幅器
１６に与えてその利得を制御する自動制御ループである
。この自動制御ループ１７は、例えば所定の基準電圧ｖ
２を発生する基準電圧源１８と、この基準電圧ｖ２と可
変利得増幅器１６の出力電圧との差に応じて制御電圧を
生成し、可変利得増幅器１６に利得制御入力を与える誤
差増幅器１つとからなる。なお、この自動制御ループ１
７は、自動制御後の期間は可変利得増幅器１６に対する
利得制御入力をそのまま保持する。
次に、上記映像信号遅延回路の動作について、第２図に
示す映像信号波形を参照しながら説明する。映像信号は
、ブランク期間の一部にペデスタルクランプ回路１１で
ペデスタルレベルＶｐが特定の電圧に固定される。この
ブランク期間の一部で、ペデスタルクランプ回路１１か
らの映像信号に代えて基準電圧Ｖｌ （−Ｖｐ＋Ｖａ）
を選択するようにスイッチ回路１４が切換わることによ
り、上記ブランク期間の一部にペデスタルレベルＶｐに
対して一定の波高値Ｖａを有する校正パルス信号が挿入
される。そして、上記ブランク期間の一部で、可変利得
増幅器１６の出力信号中の校正バルス信号がペデスタル
レベルＶｐに対して一定の波高値Ｖａを有するように可
変利得増幅器１６の利得が自動制御ルーブ１７により制
御される。この場合、ＣＣＤ遅延素子１５の伝達関数を
α、可変利得増幅器１６の利得をＫで表わすと、自動制
御動作の安定状態では、 α・ｖ１・Ｋ−Ｖ２ となる。
示す映像信号波形を参照しながら説明する。映像信号は
、ブランク期間の一部にペデスタルクランプ回路１１で
ペデスタルレベルＶｐが特定の電圧に固定される。この
ブランク期間の一部で、ペデスタルクランプ回路１１か
らの映像信号に代えて基準電圧Ｖｌ （−Ｖｐ＋Ｖａ）
を選択するようにスイッチ回路１４が切換わることによ
り、上記ブランク期間の一部にペデスタルレベルＶｐに
対して一定の波高値Ｖａを有する校正パルス信号が挿入
される。そして、上記ブランク期間の一部で、可変利得
増幅器１６の出力信号中の校正バルス信号がペデスタル
レベルＶｐに対して一定の波高値Ｖａを有するように可
変利得増幅器１６の利得が自動制御ルーブ１７により制
御される。この場合、ＣＣＤ遅延素子１５の伝達関数を
α、可変利得増幅器１６の利得をＫで表わすと、自動制
御動作の安定状態では、 α・ｖ１・Ｋ−Ｖ２ となる。
従って、上記映像信号遅延回路によれば、ＣＣＤ遅延素
子１５による映像信号減衰量が、ＣＣＤ遅延素子１５の
製造工程のばらつき、素子の動作条件の変化などにより
一定にならなくても、つまり、ＣＣＤ遅延素子１５の伝
達関数αが変動しても、可変利得増幅器１６の利得Ｋが
制御されて可変利得増幅器１６の出力信号レベルが一定
値Ｖ２になり、映像信号遅延回路全体の利得が一定にな
る。しかも、映像信号の各水平期間毎に自動制御動作が
行われるので、例えば動作電源電圧Ｖｃｃや温度の変動
に対しても、映像信号遅延回路全体の利得が一定になる
。
子１５による映像信号減衰量が、ＣＣＤ遅延素子１５の
製造工程のばらつき、素子の動作条件の変化などにより
一定にならなくても、つまり、ＣＣＤ遅延素子１５の伝
達関数αが変動しても、可変利得増幅器１６の利得Ｋが
制御されて可変利得増幅器１６の出力信号レベルが一定
値Ｖ２になり、映像信号遅延回路全体の利得が一定にな
る。しかも、映像信号の各水平期間毎に自動制御動作が
行われるので、例えば動作電源電圧Ｖｃｃや温度の変動
に対しても、映像信号遅延回路全体の利得が一定になる
。
第３図は他の実施例を示しており、前記実施例と比べて
、校正パルス信号挿入回路１２′が異なり、その他は同
じであるので第１図中と同一符号を付している。この校
正パルス信号挿入回路１２′は、ブランク期間の一部に
ペデスタルクランプ回路１１からの映像信号に正方向（
あるいは負方向でもよい）に一定の波高値Ｖａを有する
パルス信号を重畳して校正レベル（Ｖｐ＋Ｖａ）とし、
その他の期間は重畳しないように構成されている。例え
ば図示のように、ペデスタルクランプ回路１１からの映
像信号が一方の入力となる加算回路２１と、ブランク期
間の一部に一定の波高値Ｖａを有するパルス信号を生成
して加算回路２１の他方の入力とするパルス発生回路２
２とからなる。
、校正パルス信号挿入回路１２′が異なり、その他は同
じであるので第１図中と同一符号を付している。この校
正パルス信号挿入回路１２′は、ブランク期間の一部に
ペデスタルクランプ回路１１からの映像信号に正方向（
あるいは負方向でもよい）に一定の波高値Ｖａを有する
パルス信号を重畳して校正レベル（Ｖｐ＋Ｖａ）とし、
その他の期間は重畳しないように構成されている。例え
ば図示のように、ペデスタルクランプ回路１１からの映
像信号が一方の入力となる加算回路２１と、ブランク期
間の一部に一定の波高値Ｖａを有するパルス信号を生成
して加算回路２１の他方の入力とするパルス発生回路２
２とからなる。
この実施例でも、前記実施例とほぼ同様な動作が行われ
、前記実施例とほぼ同様な効果が得られる。
、前記実施例とほぼ同様な効果が得られる。
［発明の効果］
上述したように本発明の映像信号遅延回路によれば、Ｃ
ＣＤ遅延素子による映像信号減衰量が、ＣＣＤ遅延素子
の製造工程のばらつき、素子の動作条件の変化などによ
り一定にはならなくても、映像信号遅延回路全体の利得
が一定になる。
ＣＤ遅延素子による映像信号減衰量が、ＣＣＤ遅延素子
の製造工程のばらつき、素子の動作条件の変化などによ
り一定にはならなくても、映像信号遅延回路全体の利得
が一定になる。
第１図は本発明の映像信号遅延回路の一実施例を示すブ
ロック図、第２図は第１図の映像信号遅延回路の動作波
形の一例を示す図、第３図は本発明の他の実施例を示す
ブロック図、第４図は従来の映像信号遅延回路を示すブ
ロック図である。 １１・・・ペデスタルクランプ回路、１２．１２′・・
・校正パルス信号挿入回路、１３・・・基準電圧源、１
４・・・スイッチ回路、１５・・・ＣＣＤ遅延素子、１
６・・・可変利得堆幅器、１７・・・自動制御ループ、
１８・・・基準電圧源、１９・・・誤差地幅器、２１・
・・加算回路、２２・・・パルス発生回路。
ロック図、第２図は第１図の映像信号遅延回路の動作波
形の一例を示す図、第３図は本発明の他の実施例を示す
ブロック図、第４図は従来の映像信号遅延回路を示すブ
ロック図である。 １１・・・ペデスタルクランプ回路、１２．１２′・・
・校正パルス信号挿入回路、１３・・・基準電圧源、１
４・・・スイッチ回路、１５・・・ＣＣＤ遅延素子、１
６・・・可変利得堆幅器、１７・・・自動制御ループ、
１８・・・基準電圧源、１９・・・誤差地幅器、２１・
・・加算回路、２２・・・パルス発生回路。
Claims (1)
- 【特許請求の範囲】 入力映像信号のペデスタルレベルを特定の電圧に固定す
るペデスタルクランプ回路と、 このペデスタルクランプ回路によりペデスタルレベルが
固定された映像信号のブランク期間の一部に、前記ペデ
スタルレベルに対して一定の波高値を有する校正パルス
信号を挿入する校正パルス信号挿入回路と、 この校正パルス信号挿入回路により校正パルス信号が挿
入された映像信号が入力し、この映像信号を所定時間遅
延させる電荷結合素子型遅延素子と、 この電荷結合素子型遅延素子の出力信号が入力し、この
出力信号を増幅する可変利得増幅器と、この可変利得増
幅器の出力信号中の校正パルス信号がペデスタルレベル
に対して一定の波高値を有するような利得制御入力を前
記可変利得増幅器に与えてその利得を制御し、制御後の
期間は前記可変利得増幅器に対する利得制御入力をその
まま保持する自動制御ループと を具備することを特徴とする映像信号遅延回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1230535A JP2519804B2 (ja) | 1989-09-07 | 1989-09-07 | 映像信号遅延回路 |
| US07/678,311 US5146332A (en) | 1989-09-07 | 1990-09-06 | Video signal delay circuit having self adjusting gain |
| PCT/JP1990/001143 WO1993017521A1 (en) | 1989-09-07 | 1990-09-06 | Video signal delay circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1230535A JP2519804B2 (ja) | 1989-09-07 | 1989-09-07 | 映像信号遅延回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0396076A true JPH0396076A (ja) | 1991-04-22 |
| JP2519804B2 JP2519804B2 (ja) | 1996-07-31 |
Family
ID=16909274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1230535A Expired - Lifetime JP2519804B2 (ja) | 1989-09-07 | 1989-09-07 | 映像信号遅延回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5146332A (ja) |
| JP (1) | JP2519804B2 (ja) |
| WO (1) | WO1993017521A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005006744A1 (ja) * | 2003-07-10 | 2005-01-20 | Kowa Company, Ltd. | ケーブル延長装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5410365A (en) * | 1992-04-02 | 1995-04-25 | Sony Corporation | Video camera with coarse analog and fine digital black level adjustment |
| US5339114A (en) * | 1992-07-29 | 1994-08-16 | Thomson Consumer Electronics, Inc. | Television receiver with luminance signal clamped offset and re-clamped prior to contrast control for preventing black level changes with contrast control changes when displaying luminance signals having elevated black level |
| US5410363A (en) * | 1992-12-08 | 1995-04-25 | Lightwave Communications, Inc. | Automatic gain control device for transmitting video signals between two locations by use of a known reference pulse during vertical blanking period so as to control the gain of the video signals at the second location |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5936352B2 (ja) * | 1975-09-10 | 1984-09-03 | 松下電器産業株式会社 | 可変遅延装置 |
| JPS5835549B2 (ja) * | 1976-06-10 | 1983-08-03 | 東洋インキ製造株式会社 | 感圧性接着剤 |
| US4374400A (en) * | 1981-06-16 | 1983-02-15 | Rca Corporation | Television ghost cancellation system with ghost carrier phase compensation |
| US4509181A (en) * | 1982-05-28 | 1985-04-02 | Rca Corporation | CCD charge substraction arrangement |
| JPS58222676A (ja) * | 1982-06-21 | 1983-12-24 | Hitachi Ltd | ゴ−スト除去装置 |
| EP0220894B1 (en) * | 1985-10-21 | 1993-03-31 | Rank Cintel Limited | A clamping circuit for an analogue to digital converter |
-
1989
- 1989-09-07 JP JP1230535A patent/JP2519804B2/ja not_active Expired - Lifetime
-
1990
- 1990-09-06 WO PCT/JP1990/001143 patent/WO1993017521A1/ja unknown
- 1990-09-06 US US07/678,311 patent/US5146332A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005006744A1 (ja) * | 2003-07-10 | 2005-01-20 | Kowa Company, Ltd. | ケーブル延長装置 |
| US7440035B2 (en) | 2003-07-10 | 2008-10-21 | Kowa Company, Ltd. | Cable extending device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2519804B2 (ja) | 1996-07-31 |
| US5146332A (en) | 1992-09-08 |
| WO1993017521A1 (en) | 1993-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5628557A (en) | Automatic correction system for optical position of solid pickup element | |
| JPH05137062A (ja) | シエーデイング補正回路 | |
| JPH0396076A (ja) | 映像信号遅延回路 | |
| KR100296436B1 (ko) | 제어가능한톱니파발생기를포함한편향회로 | |
| US4884140A (en) | Vignetting compensating circuit for a video camera | |
| JP2995887B2 (ja) | フリッカー補正回路 | |
| EP0393996B1 (en) | Charge coupled devices | |
| US5672942A (en) | Sawtooth generator controlled in a gain control feedback loop | |
| JP2002027328A (ja) | 固体撮像素子の駆動方法および固体撮像装置 | |
| JPH0449781A (ja) | テレビジョン画像表示装置 | |
| JPH0695764B2 (ja) | 撮像装置 | |
| JPH01129670A (ja) | 位相調整回路 | |
| JP2805900B2 (ja) | カメラ信号処理回路 | |
| JPH0236674A (ja) | クランプパルス作成回路 | |
| JPH02306776A (ja) | 撮像装置における商用電源周波数フリツカ除去回路 | |
| JPH02306777A (ja) | 撮像装置における商用電源周波数フリツカ除去回路 | |
| SU1596486A1 (ru) | Телевизионна камера | |
| JPS5812439A (ja) | アンテナ自動切換装置 | |
| RU2014744C1 (ru) | Телевизионная камера | |
| JPH0560312B2 (ja) | ||
| JP2777408B2 (ja) | クランプ回路 | |
| JPS62234189A (ja) | 映像位相回路 | |
| JPH0691624B2 (ja) | 直流再生回路 | |
| JPH02111178A (ja) | 自動合焦装置 | |
| JPS6117588Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 14 |