JP2640033B2 - バランス調整回路 - Google Patents

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、左右ステレオ信号のチャンネル間のアンバ
ランスを調整するバランス調整装置に関するもので、特
に複数のソースからの信号の調整を行なうのに好適なバ
ランス調整装置に関する。

（ロ）従来の技術 左右ステレオ信号を、それぞれ異なるチャンネルを用
いて伝送するステレオ装置においては、各チャンネルを
構成する回路や素子のバラツキ等により、アンバランス
を生じる場合がある。例えば、アナウンサの声は、左右
スピーカの中央に定位しなければならないが、前述の如
くチャンネル間にアンバランスが生じると、左又は右に
片寄った位置に定位し、聴感を損なう。

その為、従来から、左右チャンネルのバランスを取る
為のバランス調整装置が提案され、使用に供されて来
た。又、前記ステレオ装置の信号源としては、コンパク
トディスクプレーヤやビデオディスクプレーヤ等種々の
ものがあるが、各プレーヤによりチャンネル間のアンバ
ランス量が異なっている。そこで、前記ステレオ装置の
バランス調整装置では、各プレーヤ毎にバランス調整を
切換えて行なっていた。第２図は、その様なバランス調
整装置の一例を示すもので、連動して動作する第１及び
第２スイッチ（１）及び（２）を切換えることにより、
コンパクトディスクプレーヤ（３）及びビデオディスク
プレーヤ（４）の出力が選択的にバランス調整回路
（５）に印加される。選択された２つの信号は、バラン
ス調整回路（５）でレベルが等しくなるように制御さ
れ、レベルの等しい左右ステレオ信号がＬ（左）出力端
子（６）及びＲ（右）出力端子（７）に得られる。

（ハ）発明が解決しようとする課題 しかしながら、第２図の回路において、例えばビデオ
ディスクプレーヤ（４）からコンパクトディスクプレー
ヤ（３）にソース切換えを行なうと、バランス調整回路
（５）が調整を開始するまでに時間を要する場合があ
り、異常なバランス状態が続く恐れがあった。即ち、第
２図のバランス調整回路（５）は、モノラル信号（入力
される左右ステレオ信号が互いに等しい場合）が印加さ
れた時のみバランス調整が可能である。即ち、バランス
調整作業は、常時行なえる訳ではなく、ソースによって
は時おりしか調整されない。例えば、人の会話が多く含
まれる映画などのビデオディスクプレーヤでは調整が頻
繁に行なわれるが、音楽がメインであるコンパクトディ
スクプレーヤでは調整が行なわれることが非常に少な
い。その為、上述の如き切換えを行なうと、バランス調
整回路（５）は、ビデオディスクプレーヤ（４）時の調
整値でコンパクトディスクプレーヤ（３）からの信号を
調整してしまう状態が起ってしまう。

（ニ）課題を解決するための手段 本発明は、上述の点に鑑み成されたもので、少なくと
も２つのチャンネル間のバランスを調整する為のバラン
ス調整回路であって、調整期間及び非調整期間を定める
為のタイミング信号を発生するタイミング信号発生手段
と、調整方向を定める為の方向信号を発生する方向信号
発生手段と、前記タイミング信号に応じて発振周波数が
変化する発振回路と、該発振回路の出力信号をクロック
として計数を行なうとともに初期値が計数範囲の中間値
であるアップダウン型の計数回路と、該計数回路の計数
値が初期値に対して何れの方向であるか判別する方向判
別回路と、前記方向信号発生手段又は前記方向判別回路
の出力信号を前記タイミング信号に応じて選択し、選択
した信号を前記計数回路に計数方向を定める為の制御信
号として印加するスイッチと、前記計数回路の計数値を
デコードするデコーダと、前記チャンネルのそれぞれに
配置され、前記デコーダの出力に応じて信号の減衰を行
なう第１及び第２減衰回路とを備えることを特徴とす
る。

（ホ）作用 本発明に依れば、タイミング信号発生手段からの非調
整期間を示すタイミング信号に応じて発振器の発振周波
数を低下させるとともに、その時の計数回路の計数方向
を初期値に戻る方向にする。前記計数回路の初期値は、
計数範囲の中間値に設定されているので、計数値の最上
位ビットが０であるか１であるかを見るだけで、計数方
向が初期値に対してアップであるかダウンであるかをた
だちに判別出来る。その為、計数回路の計数値は、初期
値に向かって徐々に変化する。そして、計数値が初期値
に戻ったことを検出すると、計数回路の計数動作を停止
させる。初期値に戻ったことの検出は、前記最上位ビッ
トの値が変化したことを利用すれば良い。それ故、非調
整期間が所定値以上続くと、簡単な構成でただちにバラ
ンス調整を解除することが出来る。

（ヘ）実施例 第１図は、本発明の一実施例を示す回路図で、（８）
は左ステレオ信号が印加される左入力端子、（９）は右
ステレオ信号が印加される右入力端子、（10）は左ステ
レオ信号が導出される左出力端子、（11）は右ステレオ
信号が導出される右出力端子、（12）は左伝送路（チャ
ンネル）に挿入された左減衰回路、（13）は右伝送路
（チャンネル）に挿入された右減衰回路、（14）は左右
出力端子（10）及び（11）にそれぞれ得られる左右ステ
レオ信号のレベル比に応じた信号を発生する信号発生回
路、（15）は該信号発生回路（14）の出力信号レベルが
所定範囲内か否かを判別する判別回路、（16）は該判別
回路（15）から得られるタイミング信号に応じて動作す
る可変型の発振回路、（17）は前記信号発生回路（14）
の出力信号と基準電圧Vrefとを比較し、方向信号を発生
する比較回路、（18）は該比較回路（17）の出力信号に
応じて、アップ信号又はダウン信号を発生するアップダ
ウン回路、（19）は前記発振回路（16）の出力信号をク
ロックとし、計数を行なうとともに初期値が計数範囲の
中間値である（0,0,0,1）に設定されるアップダウン型
の計数回路、（20）は該計数回路（19）の最上位ビット
が０であるか１であるかに応じて計数値が初期値に対し
て何れの方向であるか判別する方向判別回路、（21）は
前記アップダウン回路（18）又は前記方向判別回路（2
0）の出力信号を前記判別回路（15）の判別出力に応じ
て選択し、該計数回路（19）にアップダウン信号として
印加するスイッチ、（22）は計数回路（19）の計数値の
最上位ビットが０から１に変化することにより初期値に
なったことを検出する初期値検出回路、（23）はアップ
ダウン回路（18）からのアップダウン信号に応じて計数
回路（19）の計数動作が行なわれ、バランス調整の為の
計数動作が完了したことを検出する完了検出回路、（2
4）は初期値検出回路（22）又は完了検出回路（23）の
出力信号を判別回路（15）の判別出力に応じて前記発振
回路（16）に発振停止信号として印加する選択回路、及
び（25）は該計数回路（19）の計数値をデコードするデ
コーダである。

今、第１図のソースとしてビデオディスクが選択さ
れ、モノラル信号が印加されているとすると、左右ステ
レオ信号のレベルは、略等しくなる。すると、信号発生
回路（14）の出力信号の値は、基準電圧Vref近傍の値と
なる。判別回路（15）の基準電圧V_Aは、基準電圧Vrefよ
りも所定値大なる値に設定され、基準電圧V_Bは基準電圧
Vrefよりも所定値小なる値に設定されているので、判別
回路（15）は入力信号がV_Aよりも大又はV_Bよりも小のと
き「Ｈ」の出力信号を、入力信号がV_AとV_Bの間にあると
き「Ｌ」の出力信号を発生する。その為、判別回路（1
5）出力信号は「Ｌ」になり、発振回路（16）は、第１
の周波数（高い周波数）で動作を開始し、その出力信号
を計数回路（19）にクロックとして印加する。一方、信
号発生回路（14）の出力信号は、比較回路（17）にも印
加され、基準電圧Vrefと比較される。いま、信号発生回
路（14）の出力信号が基準電圧Vrefよりも大であるとす
れば、比較回路（17）の出力は「Ｈ」になり、アップダ
ウン回路（18）からアップ信号が発生する。

一方、判別回路（15）の「Ｌ」レベルの出力信号に応
じて、スイッチ（21）は図示の如くａ側に選択されるの
で、前記アップ信号が計数回路（19）に印加される。そ
の為、計数回路（19）は、発振回路（16）の出力信号を
クロックとしてアップ方向の計数を行なう。また、信号
発生回路（14）の出力信号が基準電圧Vrefよりも小であ
る場合は、比較回路（17）の出力が「Ｌ」になり、アッ
プダウン回路（18）から発生するダウン信号に応じて、
計数回路（19）がダウン方向の計数を行なう。

計数回路（19）は、例えば４ビットで構成され、その
計数範囲は、第３図の如くなる。第３図の計数範囲の中
間値は、最上位ビット（MSB）に１が始めて発生する時
であり、これが計数回路（19）の初期値となっている。
この初期値からアップ側に計数すると最大で、その出力
は（1,1,1,1）となり、逆にダウン側に計数すると最小
で、その出力は（0,0,0,0）となる。

デコーダ（25）は、計数回路（19）の計数値を順次デ
コードし、左右減衰回路（12）及び（13）を駆動する。
その際、デコーダ（25）は出力信号は、左減衰回路（1
2）に直接印加され、右減衰回路（13）はインバータ（2
6）を介して印加されているので、左右減衰回路（12）
及び（13）は互いに逆方向に制御される。左出力信号の
レベルが右出力信号のレベルよりも大の場合は、計数回
路（19）がアップ方向の計数を行ない、左減衰回路（1
2）の減衰量が増大し、右減衰回路（13）の減衰量が減
少する。逆に、左出力信号のレベルが右出力信号のレベ
ルよりも小の場合は、計数回路（19）がダウン方向の計
数を行ない、左減衰回路（12）の減衰量が減少し、右減
衰回路（13）の減衰量が増大する。すなわち、左右減衰
回路（12）及び（13）は、互いに逆方向に制御される。

先に述べた如く、発振回路（16）は、信号発生回路
（14）の出力信号V_Xが、V_A＞V_X＞V_Bの範囲にある限り、
第１の周波数での発振を継続する。その為、デコーダ
（25）は、発振回路（16）の発振が継続する間、計数回
路（19）の計数値を順次デコードし、左右減衰回路（1
2）及び（13）を制御してバランス状態を保つ。尚、計
数回路（19）は、リミッタ機能を備えており、所定の計
数を行なった時それ以上の計数を行なうことが出来ない
様に構成されている。また、左右減衰回路（12）及び
（13）の制御に応じて、左右出力端子（10）及び（11）
に得られる左右ステレオ信号のレベルが逆転した場合に
は、計数回路（19）の計数方向が逆転し、同様の減衰動
作を行なう。

計数回路（19）は、前述のバランス調整動作に基き計
数方向の反転（所定の計数値を中心に正負に動作）を繰
り返えす。すると、完了検出回路（23）は、その反転動
作の繰り返えしを何回か検出して、調整が完了したこと
を示す検出出力を発生し、選択回路（24）に印加する。
選択回路（24）は、判別回路（15）からの「Ｌ」レベル
の信号に応じて、第１アンドゲート（27）を開いてい
る。その為、完了検出回路（23）の検出出力は、第１ア
ンドゲート（27）、オアゲート（28）を介して発振回路
（16）に発振停止信号として印加され、発振回路（16）
の発振が停止する。発振が停止すると、計数回路（19）
は計数をただちに停止し、その時の計数値に基きデコー
ダ（25）が左右減衰回路（12）及び（13）を減衰し続け
る。

次に、この状態からソースが切換わり、コンパクトデ
ィスクが選択され左右ステレオ信号のレベルが大きく変
わり、信号発生回路（14）の出力信号V_XがV_AとV_Bの範囲
を超えたとする。すると、判別回路（15）の出力信号は
「Ｈ」となり、発振回路（16）は第２の周波数（低い周
波数）で発振するようになり、その出力信号を計数回路
（19）にクロックとして印加する。又、判別回路（15）
の「Ｈ」レベルの出力信号に応じてスイッチ（21）は、
図示と逆にｂ側になるので、方向判別回路（20）が選択
される。方向判別回路（20）は、計数回路（19）の計数
値が初期値（無制御状態の時のデータ）に対して、アッ
プ方向であるかダウン方向であるかを判別するもので、
その時の方向と逆の方向（計数回路（19）の計数値を初
期値に戻す方向）のアップダウン信号をスイッチ（21）
に印加する。この際のアップであるかダウンであるかの
判別は、初期値を（0,0,0,1）に設定したことで容易に
判別できる。即ち、第３図のMSBを注目すると、MSBは、
アップ側は常に１であり、ダウン時は常に０である。従
って、前記MSBが１であるならば、ダウンとなる信号を
計数回路（19）に印加すれば良く、逆に０であればアッ
プとなる信号を計数回路（19）に印加すれば良い。

その結果、計数回路（19）は、徐々に（クロック信号
周波数が低い為）初期値に戻ることになり、それに伴い
デコーダ（25）は左右減衰回路（12）及び（13）の減衰
量を徐々に同じ値に揃える。

計数回路（19）の計数値が初期値に戻ると、初期値検
出回路（22）がそれを検出する。この検出も、計数回路
（19）の初期値を（0,0,0,1）に設定したことで容易に
行なえる。即ち、第３図のMSBを注目すると、ダウン状
態から初期値に向かう時には、MSBが０から１になった
時が初期値になった時であり、アップ状態から初期値に
向かう時にもMSBが０にから１になった時が初期値にな
った時である。アップ状態から初期値に向かう時は、計
数値が一旦（1,1,1,0）となった後、反転して（0,0,0,
1）となる。従って、前記MSBが０から１になったことを
検出出来れば、初期値検出が可能である。

この時、選択回路（24）には、判別回路（15）から
「Ｈ」レベルの信号が印加されているので、第２アンド
ゲート（29）が開いている。その為、初期値検出回路
（22）の検出出力が第２アンドゲート（29）、オアゲー
ト（28）を介して発振回路（16）に発振停止信号として
印加され、発振回路（16）の発振が停止する。すると、
計数回路（19）にクロックが印加されなくなるので、計
数動作が停止し、計数回路（19）は初期値を保持する。

従って、左右減衰回路（12）及び（13）は、等しい減
衰量を保持することになり、ソースからの左右入力信号
のバランスに対して何ら影響を与えなくなる。

第４図は、第１図の計数回路（19）、デコーダ（2
5）、方向判別回路（20）及び初期値検出回路（22）の
具体回路例を示すものである。第４図において、計数回
路（19）は、４個のＤ−FF（30）乃至（33）と、８個の
排他オアゲート（34）乃至（41）と、４個のアンドゲー
ト（42）乃至（45）から成るアップダウンカウンタによ
って構成されている。アップダウン入力端子（46）に
は、アップ信号又はダウン信号が印加されクロック端子
（47）に第１図の発振回路（16）からのクロック信号が
印加される。

デコーダ（25）は、第１乃至第４アンドゲート（48）
乃至（51）と、第５乃至第８アンドゲート（52）乃至
（55）とによって構成されている。４ビットのデータで
あるＡ乃至Ｄ出力は、第１図の右減衰回路（13）に印加
され、Ｅ乃至Ｈ出力は、第１図の左減衰回路（12）に印
加され各々減衰量を定めている。

方向判別回路（20）は、第４図の結線（56）であり、
MSBとなるＤ−FF（33）のＱ出力で良い。

初期値検出回路（22）は、Ｄ−FF（33）、Ｄ−FF（5
7）及びアンドゲート（58）とによって構成されてい
る。今、第４図のクロック端子（47）に第５図（イ）の
クロック信号が印加され、Ｄ−FF（30）乃至（33）の値
が第５図（ロ）の如くダウン側から初期値に向かってい
るとする。すると、時刻t₁のクロック信号の立上りに応
じて、Ｄ−FF（33）のＱ出力が第５図（ハ）の如く立上
る。Ｄ−FF（57）の出力は、第５図（ニ）の如くＨを
維持しているので、第５図（ハ）の信号の立上りに応じ
てアンドゲート（58）の出力が第５図（ホ）の如く立上
り、初期値になった事が検出される。第６図（イ）乃至
（ホ）は、Ｄ−FF（30）乃至（33）の値がアップ側から
初期値に向かっている場合を説明するための波形図で動
作説明は省略する。

尚、アップ側から初期値に向かう場合、第 図のよう
に一旦、計数値（1,1,1,0）になった後、計数値（0,0,
0,1）に戻っても良いが、直接計数値（0,0,0,1）にする
ことも出来る。例えば、クロックの状態変化の間にＤ−
FF（33）のＱ出力を一時的に反転させ、反転した信号と
アンドゲート（44）の出力（キャリー）との一致を取る
ようにしても良い。

更に、初期値の検出としては、Ｄ−FF（30）乃至（3
3）の各Ｑ出力が印加されるゲート回路を設け、計数値
（0,0,0,1）の時を検出しても良い。

尚、第１図の実施例では２チャンネルステレオの場合
を説明したが本発明は、２チャンネルステレオばかりで
無く、４チャンネルステレオ等の多チャンネルステレオ
にも応用可能である。

（ト）発明の効果 以上述べた如く、本発明に依れば、チャンネル間のバ
ランス調整を自動で行なうバランス調整回路において、
非調整期間が所定期間以上続くと、左右のバランス調整
量が等しくなるようにしている。特に本発明では計数回
路アップダウン型のものとし、その初期値を計数範囲の
中間値としたので、計数方向の判別、初期値の判別を簡
単な回路で行なうことが出来る。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す回路図、第２図は従
来のバランス調整装置を示す回路図、第３図は第１図の
計数回路（19）の計数範囲を示す表、第４図は第１図の
具体例を示す回路図、第５図（イ）乃至（ホ）及び第６
図（イ）乃至（ホ）は第４図の説明に供する為の波形図
である。 （12）……左減衰回路、（13）……右減衰回路、（14）
……信号発生回路、（15）……判別回路、（16）……発
振回路、（17）……比較回路、（18）……アップダウン
回路、（19）……計数回路、（20）……方向判別回路、
（21）……スイッチ、（22）……初期値検出回路、（2
5）……デコーダ。

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】少なくとも２つのチャンネル間のバランス
   を調整する為のバランス調整回路であって、 調整期間及び非調整期間を定める為のタイミング信号を
   発生するタイミング信号発生手段と、 調整方向を定める為の方向信号を発生する方向信号発生
   手段と、 前記タイミング信号に応じて発振周波数が変化する発振
   回路と、 該発振回路の出力信号をクロックとして計数を行なうと
   ともに初期値が計数範囲の中間値であるアップダウン型
   の計数回路と、 該計数回路の計数値が初期値に対して何れの方向である
   か判別する方向判別回路と、 前記方向信号発生手段又は前記方向判別回路の出力信号
   を前記タイミング信号に応じて選択し、選択した信号を
   前記計数回路に計数方向を定める為の制御信号として印
   加するスイッチと、 前記計数回路の計数値をデコードするデコーダと、 前記チャンネルのそれぞれに配置され、前記デコーダの
   出力に応じて信号の減衰を行なう第１及び第２減衰回路
   と を備えることを特徴とするバランス調整回路。
2. 【請求項２】前記計数回路の計数値が、初期値以外の値
   から初期値になったことを検出する初期値検出回路と、 該初期値検出回路の検出出力に応じて、前記計数回路の
   計数動作を禁止させる禁止手段と、 を備えることを特徴とする請求項第１項記載のバランス
   調整回路。
3. 【請求項３】前記方向判別回路は、前記計数回路の計数
   値の最上位ビットに応じて判別することを特徴とする請
   求項第１項記載のバランス調整回路。
4. 【請求項４】前記初期値検出回路は、前記計数回路の計
   数値の最上位ビットの値が変化したことを利用して検出
   するものであることを特徴とする請求項第１項記載のバ
   ランス調整回路。