JPH04162578A - 誘電体トンネル構造体の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要］ 導電性を有する第１の領域と高い誘電率と半導体的バン
ド構造をもつ第２の領域との間に誘電体バリア層を介挿
した誘電体トンネル構造体の製造方法に関し、 誘電体バリア層にピンホールが生じても特性が劣化しな
い誘電体バリア構造体の製造方法を提供することを目的
とし、 導電性を有する第１の領域と、高い誘電率と半導体的バ
ンド構造をもつ第２の領域の間に誘電体バリア層を介挿
した誘電体トンネル構造体の製造方法であってミ高い誘
電率と半導体的バンド構造をもつ第２の領域の上に誘電
体バリア層を堆積する工程と、該誘電体バリア層のピン
ホールを通してその低面に露出している該第２の領域の
表面の誘電率を低減する処理を加える工程と、該誘電体
バリア層の上に導電性を有する第１の領域を堆積する工
程を含むように構成した。

〔産業上の利用分野〕

本発明は、導電性を有する第１の領域と高い誘電率と半
導体的バンド構造をもつ第２の領域との間に誘電体バリ
ア層を介挿した誘電体トンネル構造体の製造方法に関す
る。

近年、超伝導体からなる導電性領域と、誘電体バリア層
と、高い誘電率と半導体的バンド構造をもつ領域（半導
体領域）の積層構造体を使用した超伝導ダイオード、超
伝導ベーストランジスタ等の誘電体トンネル構造装置が
提案されている。

第５図（ａ）、（ｂ）は誘電体トンネル構造体を用いた
超伝導ダイオードの説明図である。

この図において、２１は超伝導体からなる第１の導電性
領域、２２は第１の誘電体バリア層、２３は高い誘電率
と半導体的バンド構造をもつ領域（半導体領域）、２４
は第２の誘電体バリア層、２５は第２の導電性領域であ
る。

この超伝導ダイオードは、第５図（ａ）の概略構成図に
示されているように、超伝導体からなる第１の導電性領
域２１、第１の誘電体バリア層２２、高い誘電率と半導
体的バンド構造をもつ領域（半導体領域）２３、第２の
誘電体バリア層２４、第２の導電性領域２５の積層体か
ら構成されている。

そして、上記ダイオードを構成する材料の一例を挙げる
と、第１の導電性領域２１はＮｂ、第１の誘電体バリア
層２２と第２の誘電体バリア層２４はＳｉ、半導体領域
２３はＮｂドープ５ｒＴｉ０３である。

第５図（ｂ）は上記の超伝導ダイオードのバンド構造を
示している。

この図に示されているように、上記の超伝導ダイオード
の両端の第１の導電性領域２１と第２の導電性領域２５
の間に電圧を印加すると、誘電体層の電子に対する電位
を低下するようにバンド構造が曲げられるが、この電位
の低下の大部分は、半導体領域２３に比べて誘電率が著
しく小さい第１の誘電体バリアＪＷ２２と第２の誘電体
バリア層２４の中で生じる。

そして、第１の誘電体バリア層２２と第２の誘電体バリ
ア層２４は、キャリアがトンネル現象によって通過する
程度に狭く形成されているから、第１の導電性領域２１
から半導体領域２３をみた実効バリア高は、第１の導電
性領域２１のフェルミレヘルＥＦと半導体領域２３の伝
導帯とのエネルギ差で与えられることになる。

この実効バリア高は半導体領域２３の中のドナのイオン
化エネルギ程度まで下げることが可能であるため、ｌ　
ｍ　ｅ　Ｖ以下の値を得ることができる。

二の超伝導状態の第１の導電性領域２１に、超伝導体の
エネルギギャップΔの２倍を超えるエネルギを有する電
磁波が照射されると、超伝導体の中の超伝導電子（クー
パ一対）が電磁波のエネルギを吸収することによって分
裂してキャリアとなるから、微小なエネルギをもつ電磁
波の検出装置を構成することができる。

また、上記の誘電体トンネル構造体をトランジスタのベ
ース領域に適用すると、数ｍｅＶ程度の低いバリア層が
得られ、微小な信号をスイッチングすることが可能で、
消費電力がきわめて小さい超伝導ベーストランジスタが
形成されるから、これによって高密度化した高性能コン
ピュータを構成することができる。

〔従来の技術］ 前記の超伝導ダイオード等に使用される誘電体トンネル
構造体は、基本的には、高い誘電率と半導体的バンド構
造をもつ領域（半導体領域）と、誘電体バリア層と、導
電性を有する領域から構成される。

そして、この半導体領域の誘電率は誘電体バリア層に比
べて例えば１０００倍以上の高い値を有している。

このように半導体領域の誘電率を高くすると、下記の２
つの現象が生しる。

第１の現象 大きいバンドの曲がりが誘電体バリア中で生し、半導体
領域の表面の空乏層で生しるバンドの曲がりが非常に小
さくなる。

このため、通常の半導体においてはこの値が１ｅＶ程度
であるのに対して、この場合は数ｍｅＶ程度になる。

第２の現象 この誘電体トンネル構造体に電圧を印加すると、各誘電
体層に加わる電圧は各層の単位面積当たりの静電容量の
逆比で分圧されるため、その電圧のほとんどが誘電体バ
リア層に加わる。

この２つの現象により、数ｍＶ程度の低電圧で動作する
超伝導ダイオードや超伝導ベーストランジスタが得られ
る。

従来、この誘電体トンネル構造体は、高い誘電率と半導
体的バンド構造をもつ半導体領域の上に、厚さ数１０人
程度の誘電体バリア層２７をスパッタ法等によって堆積
し、この上に、導電性領域を堆積して製造されていた。

［発明が解決しようとする課題］ しかしながら、誘電体バリア層が、数１０人と極めて薄
いため、ピンホールの発生を避けることは困難である。

そして、ピンホールが生じると、導電性領域がピンホー
ルを通して高誘電率の半導体領域に達し、誘電体バリア
層自体に加わる電圧が減少するため、誘電体トンネル構
造体に低電圧動作を可能にしていた上記の２つの現象が
阻害される。

したがって、従来の製造方法によって製造した誘電体ト
ンネル構造体においては、特性が理論通りにならず劣化
するという問題があった。

本発明は、誘電体バリア層にピンホールが生じても特性
が劣化しない誘電体トンネル構造体の製造方法を提供す
ることを目的とする。

〔課題を解決するための手段〕

本発明にかかる導電性を有する第１の領域と、高い誘電
率と半導体的バンド構造をもつ第２の領域の間に誘電体
バリア層を介挿した誘電体トンネル構造体の製造方法に
おいては、高い誘電率と半導体的バンド構造をもつ第２
の領域の上に誘電体バリア層を堆積する工程と、該誘電
体バリア層のピンホールを通してその低面に露出してい
る該第２の領域の表面の誘電率を低減する処理を加える
工程と、該誘電体バリア層の上に導電性を有する第１の
領域を堆積する工程を採用した。

〔作用］ 第６図（ａ）〜（ｃ）は、本発明の製造方法の原理説明
図である。

この図において２６は高い誘電率と半導体的バンド構造
をもつ領域（半導体領域）、２７は誘電体バリア層、２
８はピンホール、２９は低誘電率領域、３０は導電性領
域である。

第１工程（第６図（ａ）参照） 高い誘電率と半導体的バンド構造をもつ領域（半導体領
域）２６の上に誘電体バリア層２７を堆積する。

この場合、堆積層の厚さが数１０人と極めて薄いため、
堆積層中にピンホール２８が生じるのを避けることは困
難である。

第２工程（第６図（ｂ）参照） ピンホール２９を通して、実施例において説明する処理
を加えて、半導体領域２６の表面に低誘電率領域２９を
形成する。

第３工程（第６図（ｃ）参照） その上に導電性領域３０を堆積する。

従来の製造方法と上記の本発明の製造方法によって製造
された誘電体トンネル構造の特性を説明する。

まず、ピンホール２８が生じない場合について考える。

この場合、誘電体バリア層の誘電率をε３、その厚さを
ｄ３、半導体領域表面の誘電率をε２、空乏層の厚さを
ｄ２とする。

この構造に電圧■が加えられると、各誘電体層に加わる
電圧は各層の単位面積当たりの静電容量ε３／ｄ３、ε
２／ｄ２の逆比で分割されるため、誘電体バリア層に加
わる電圧は、（Ｎ＋（ｄ：＋εＺ）／（ａＺ　　ε３）
）伺Ｖで与えられる。

ところが、誘電体バリア層にピンホール２日が生じ導電
性領域３０が半導体領域２６の表面に達して接触すると
状況は変わる。

いま、ピンホールの面積をＳとすると、導電性領域が高
誘電率の領域に接するから、ピンホールの容量はＳ・ε
２／ｄ２となる。

ところが、ε２はε３に比して非常に大きい（１０００
倍程度）からこの容量値は、面積への誘電体バリア層全
体の容量Ａ・ε３／ｄ３に比べて無視できない大きさに
なる。

そのため誘電体バリア層の見かけの容量が増加し、各層
の誘電率の逆比で決まる誘電体バリア層にかかる電圧が
減少してしまう。

これに反し、本発明の製造方法によると、半導体領域の
上にバリア層を堆積したあとで、ピンホールの底面に露
出している半導体領域の表面の誘電率を低下させる処理
を施して、もとのε２よりはるかに小さい誘電率εつを
もちその厚さがｄＸである低誘電率領域２９を形成する
と、その容量Ｓ・εＸ／ｄＸを、この処理を施す前のＳ
・ε２／　ａ　Ｚよりきわめて小さい値にすることがで
き、ピンホール２８は誘電体バリア層に加わる電圧を減
少させる効果をもたなくなる。

誘電体トンネル構造体に使用される４、高い誘電率と半
導体的バンド構造をもつ領域（半導体領域）の誘電率は
その結晶構造と密接に関係し、実施例において説明する
ような化学的あるいは物理的手段により表面構造を改質
すると、表面誘電率を著しく低下させることができ、こ
のような処理によっては、低い誘電率のバリアが高い誘
電率に変化することはないから、本発明によると、誘電
体トンネル構造体の動作に有害な作用をもつピンホール
が生じたとしても、その有害作用を容易に解消すること
ができる。

なお、この表面改質の影響は実質的にピンホールのある
ところだけで行われるから素子そのものの動作に悪影響
を及ぼさない。

その結果、誘電体トンネル構造体の良品率を向上するこ
とができる。

〔実施例〕

以下、本発明の誘電体トンネル構造体の製造方法の実施
例を図面に基づいて説明する。

（１）第１実施例 第１図（ａ）〜（ｄ）は、本発明の第１実施例の製造工
程説明図である。

この図において、１はＮｂドープＳ　ｒ　Ｔ　ｉ　Ｏ３
層、２はＳｉバリア層、３はピンホール、４は容器、５
は　ＨＦ：Ｈ，Ｏ１６は低誘電率領域、７はＮｂ層であ
る。

第１工程（第り図（ａ）参照） 高い誘電率と半導体的バンド構造をもつＮｂドープＳ　
ｒ　Ｔ　ｉ　Ｏ３層１の上に、スパンタリングによって
、多結晶あるいはアモルファスのＳｉバリア層２を６０
人の厚さに堆積する。

上記のように、Ｓｉバリア層２は、キャリアをトンネル
現象により透過させる程度に極めて薄く形成されるため
、ピンホール３を皆無にすることは困難である。

第２工程（第１図（ｂ）参照） 次に、第１工程によって得られた試料をスバ・７タ装置
から取り出し、容器４に満たしたＨＦ：ＨｚＯ（＝１　
：　１０）５中に１０秒間浸漬して処理する。

第３工程（第１図（ｃ）参照） 次いで、試料を純水で１分間洗浄した後、乾燥し、再び
スパッタ装置に取りつけ、Ｎｂ層７を厚さ２５００人堆
積する。

第４工程（第１図（ｄ）参照） その後、Ｎｂ層７とＳｉバリア層２をフォトリソグラフ
ィー技術とＣＦａ　＋５％０□を用いた反応性ドライエ
ツチングにより選択的に除去し、必要な大きさのトンネ
ル構造体を形成する。

上記の第２工程における、酸の水溶液の処理によって、
Ｓｉバリア層２のピンホール３の底面に露出しているＮ
ｂドープ５ｒＴｉＯ，層１の表面に低誘電率領域６が形
成されるため、このピンホール３があっても誘電体トン
ネル構造体の特性の劣化はない。

本実施例によって製造された誘電体トンぶル構造体は、
前述した超伝導ダイオードや、超伝導ベーストランジス
タ等の構成の一部として使用される。

なお、本実施例における上記のＨＦ：Ｈ，、Ｏの他、濃
燐酸水溶液（Ｈ２ＰＯ４）等の酸の水溶液を使用するこ
ともできる。

（２）第２実施例 第２図（ａ）〜（ｄ）は、本発明の第２実施例の製造工
程説明図である。

この図において、８は気田容器、９は塩素ガスである他
は第１図において同符号を付して説明したものと同じで
ある。

第１工程（第２図（ａ）参照） Ｎｂドープ５ｒＴｉ０３層１の上に、スパッタリングに
よってＳｉバリア層２を６０人の厚さに堆積する。

第２工程（第２図（ｂ）参照） 次に、第１工程によって得られた試料をスパッタ装置か
ら取り出し、気密容器８中に充填した塩素ガス９に曝す
。

第３工程（第２図（ｃ）参照） 次いで、試料を再びスパッタ装置に取りつけ、Ｎｂ層７
を厚さ２５００人堆積する。

その後、Ｎｂ層７とＳｉバリア層２をフォトリソグラフ
ィー技術とＣＦ４　＋５％０□を用いた反応性ドライエ
ツチングにより加工し、必要な大きさの誘電体トンネル
構造体とする。

上記の、試料をエツチング性気体に曝す処理によってＮ
ｂドープＳｒＴ！Ｏｈ層１の表面に低誘電率領域６が形
成される。

（３）第３実施例 第３図（ａ’）〜（ｄ）は、本発明の第３実施例の製造
工程説明図である。

この図において、１０がＡｆｆｉ、０３バリア層、１１
がＣＦ　４プラズマである他は第１図において同符号を
付して説明したものと同じである。

第１工程（第３図（ａ）参照） Ｎｂドープ５ｒＴｉＯ，層ｌの上にＡｌｚＯ３バリア層
１０を反応性スパッタリングによって堆積する。

第２工程（第３図（ｂ）参照） 次に、上記の試料をスパッタ装置から取り出すことなく
、引き続いて、ＣＦ４ガス１０ｍＴｏｒｒ中の高周波放
電によって発生するプラズマ中に曝す。

第３工程（第３図（ｃ）参照） 次いで、前記の試料をスパッタ装置から取り出すことな
く、Ａ１ｚＯ３ハ゛リア層１０の上にＮｂ層７を厚さ２
５００人堆積する。

第４工程（第３図（ｄ）参照） その後、Ｎｂ層７とＡｆ２０３バリア層ｌＯをフォトリ
ソグラフィー技術とＣＦ、±５％０２を用いた反応性ド
ライエツチングにより加工し、必要な大きさの誘電体ト
ンネル構造体を形成する。

上記の試料をプラズマに曝す処理によって、Ａ！２０３
バリア層１０のピンホール３を通してＮｂドープ５ｒＴ
ｉ○１層１の表面に低誘電率領域６が形成される。

本実施例によると、試料をスパッタ装置から取り出す必
要がないため工程時間が短縮される利点があり、また、
Ａｆ、Ｏ，バリア層１０の表面が湿式処理によって汚染
されることがないため、次の工程においてＮｂ層７を堆
積した場合に付着力が向上する利点がある。

第４実施例 第４図（ａ）〜（ｄ）は、本発明の第４実施例の製造工
程説明図である。

この図において、１２がｓｂイオンである他は第１図に
おいて同符号を付して説明したものと同じである。

第１工程（第４図（ａ）参照） Ｎｂドープ５ｒＴｉＣｈ層１の上にＳｉバリア層２をス
パッタリングによって堆積する。

第２工程（第４図（ｂ）参照） 次に、上記の試料をスパッタ装置から取り出して、イオ
ン打ち込み装置により、Ｓｉバリア層２に向けてｓｂイ
オン１２を加速電圧１００ｋｅＶで１０１５ｃ　ｍ−２
だけ注入する。

第３工程（第４図（ｃ）参照） 次いで、前記の試料を再びスパッタ装置に挿入して、Ｓ
ｉバリア層２の上にＮｂ層７を厚さ２５００人堆積する
。

第４工程（第４図（ｄ）参照） その後、Ｎｂ層７とＳｉバリア層２をフォトリソグラフ
ィー技術とＣＦＪ　＋５％０□を用いた反応性ドライエ
ツチングにより加工し、必要な大きさの誘電体トンネル
構造体を形成する。

上記のＳｉバリア層２にｓｂイオン１２を注入する処理
によって、Ｓｉバリア層２のピンホールを通してＮｂド
ープＳ　ｒ　Ｔ　ｉ　Ｏｚ層１の表面に低誘電率領域６
が形成される。

本実施例によると、第３実施例のようにＣＦ４ガスを用
いる方法と同様の利点があるとともに、誘電率が低下す
る表面層の厚さがさらに厚くとれるため、誘電体トンネ
ル構造体の特性の改善の程度がさらに向上する利点があ
る。

第５実施例 第１工程 高誘電率半導体、例えば、ＮｂをドープしたＳｒ　Ｔ　
ｉ　Ｏ，の上にバリア層としてＳｉ層をスパッタリング
によって堆積する。

第２工程 次に、上記の試料をスパッタ装置から取り出して、Ｓｉ
バリア層の上面にＫｒＦエキシマレーザ光を照射する。

第３工程 次いで、前記の試料を再びスパッタ装置に挿入して、Ｓ
ｉバリア層の上にＮｂ層を厚さ２５００人堆積する。

第４工程 その後、Ｎｂ層とＳｉバリア層をフォトリソグラフィー
技術とＣＦ４＋５％ｏ２を用いた反応性ドライエツチン
グにより加工し、必要な大きさの誘電体トンネル構造体
を形成する。

上記の、ＮｂドープＳｒＴｉＯ３層の表面にレーザ光を
照射することによって、Ｓｉバリア層のピンホールを通
してＮｂドープ５ｒＴｉ０３層の表面に低誘電率領域が
形成される。

〔発明の効果］ 以上説明したように、本発明によると、高い誘電率と半
導体的バンド構造をもつ層の上に堆積されたバリア層に
ピンホールが生じたとしても、ピンホールの底面を通し
てその表面に低誘電率領域が形成されるため、誘電体ト
ンネル構造体の特性の劣化が生じることがなく、これに
よって、良好な特性を有する超伝導ダイオード、超伝導
ベーストランジスタ等の装置を構成することができる。

【図面の簡単な説明】

第１図（ａ）〜（ｄ）は本発明の第１実施例の製造工程
説明図、第２図（ａ）〜（ｄ）は本発明の第２実施例の
製造工程説明図、第３図（ａ）〜（ｄ）は本発明の第３
実施例の製造工程の説明図、第４図（ａ）〜（ｄ）は本
発明の第４実施例の製造工程の説明図、第５図（ａ）、
（ｂ）は誘電体トンネル構造体を用いた超伝導ダイオー
ドの説明図、第６図（ａ）〜（ｃ）は、本発明の製造方
法の原理説明図である。 ｌ−Ｎ　ｂドープ５ｒＴｉ○３層、２−３　ｉバッフ層
、３−ピンホール、４−容器、５−ＨＦ　：　Ｈ２０，
６−低誘電率領域、７−Ｎ　ｂ層、８−気密容器、９−
塩素ガス、１０−Ａ　ｆ　、　０３バリア層、１１−ｃ
　Ｆ　、プラズマ、１２−３　ｂイオン特許出願人　　
　富士通株式会社 代理人弁理士　　相　谷　昭　司 代理に弁理士　　渡　邊　弘　− （ｂ） （Ｃ） 本発明の第１実施例の製造工程説明図 第１図 ３ピンホール （ｂ） （ｃ） 本発明の第２実施例の製造工程説明図 第２図 ３ピンぷ−ル （ａ） （ｂ） （Ｃ） （ｄ） 本発明の第６実施例の製造工程説明図 第３図 （３ピンホール （ａ） （ｂ） （ｃ） 本発明の第４実施例の製造工程説明・図第４図 （ａ） （ｂ） 第５因

Claims (6)

【特許請求の範囲】
1. （１）、導電性を有する第１の領域と、高い誘電率と半
   導体的バンド構造をもつ第２の領域の間に誘電体バリア
   層を介挿した誘電体トンネル構造体の製造方法であって
   、 高い誘電率と半導体的バンド構造をもつ第２の領域の上
   に誘電体バリア層を堆積する工程と、該誘電体バリア層
   のピンホールを通してその低面に露出している該第２の
   領域の表面の誘電率を低減する処理を加える工程と、 該誘電体バリア層の上に導電性を有する第１の領域を堆
   積する工程を含むことを特徴とする誘電体トンネル構造
   体の製造方法。
2. （２）、高い誘電率と半導体的バンド構造をもつ第２の
   領域の上に誘電体バリア層を堆積する工程と、該誘電体
   バリア層全体を、酸の水溶液に曝す工程によって、該誘
   電体バリア層のピンホールを通してその低面に露出して
   いる該第２の領域の表面の誘電率を低減することを特徴
   とする請求項（１）記載の誘電体トンネル構造体の製造
   方法。
3. （３）、高い誘電率と半導体的バンド構造をもつ第２の
   領域の上に誘電体バリア層を堆積する工程と、該誘電体
   バリア層全体を、塩素等の腐食性気体に曝す工程によっ
   て、該誘電体バリア層のピンホールを通してその低面に
   露出している該第２の領域の表面の誘電率を低減するこ
   とを特徴とする請求項（１）記載の誘電体トンネル構造
   体の製造方法。
4. （４）、高い誘電率と半導体的バンド構造をもつ第２の
   領域の上に誘電体バリア層を堆積する工程と、該誘電体
   バリア層全体を、気体中放電により得られたプラズマに
   曝す工程によって、該誘電体バリア層のピンホールを通
   してその低面に露出している該第２の領域の表面の誘電
   率を低減することを特徴とする請求項（１）記載の誘電
   体トンネル構造体の製造方法。
5. （５）、高い誘電率と半導体的バンド構造をもつ第２の
   領域の上に誘電体バリア層を堆積する工程と、該誘電体
   バリア層に向けて加速したイオンを照射する工程によっ
   て、該誘電体バリア層のピンホールを通してその低面に
   露出している該第２の領域の表面の誘電率を低減するこ
   とを特徴とする請求項（１）記載の誘電体トンネル構造
   体の製造方法。
6. （６）、高い誘電率と半導体的バンド構造をもつ第２の
   領域の上に誘電体バリア層を堆積する工程と、該誘電体
   バリア層に向けてレーザ光等の電磁波を照射する工程に
   よって、該誘電体バリア層のピンホールを通してその低
   面に露出している該第２の領域の表面の誘電率を低減す
   ることを特徴とする請求項（１）記載の誘電体トンネル
   構造体の製造方法。