JPH0416066A - 離散コサイン変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、画像のディジタル処理に係り、特に画像信号
の圧縮に好適な離散コサイン変換装置に関する。

〔従来の技術〕

膨大な情報量を有する二次元画像のディジタル処理では
、各種の信号変換のうちで離散コサイン変換（Ｄｉｓｃ
ｒｅｔｅ　Ｃｏ５１ｎｅ　　Ｔｒａｎｓｆｏｒｍ、　Ｄ
ＣＴと１＠）が代表的なものである。

ＤＣＴは、変換の演算が、多入力にそれぞれ変換係数を
掛けた後に総和をとるという、積和演算であるため、演
算時間が多大となる。

このため、従来から、高速演算アルゴリズムの提案や、
これに基づく高速の乗算器を用いて実現した装置が提案
されている。

更に多入力を各位のビットプレーンでとらえ、各々のビ
ットプレーンで多入力の値に対応した演算結果を予めＲ
ＯＭに設定しておき、これをアクセスすることで演算を
実行し、しかる後に全ビッドブレーンの結果をアキュム
レーション（累積）して最終結果を得るとのアーキテク
チャに基づくプロセッサが、ｔＪｓＰ、４７９１５９８
号に記載されている。

画像情報は、所定の画素数ＭＸＭ　（例えばＭ＝８）か
らなるブロック毎に処理することが多い。

この場合、ＤＣＴを実行するには、先ず行方向に一次元
変換して１次に得られた結果を列方向に一次元変換して
二次元変換処理を実行する。

この一次元変換（一次元離散コサイン変換のこと）は、
Ｍ個の入力ｘ（ｍ）　　（但し、ｍ＝ｏｔ　１゜２、・
・、Ｍ−１）に対し、次式に従う。

％式％（１） （１）式でＸ（ｋ）は、変換結果でおり、ｋが周波数次
数に相当し、ｋ＝ｏ、１．’・・９Ｍ−１である。

ｋ＝○は直流項を意味し、ｋ＝１→２→・・・→Ｍ−１
となる毎に周波数順が高くなる。

ｃ（ｋ）は、ｋ＝ｏか否かで区分される正規化定数であ
り、 である。

（１）式の変換結果によると、画像情報は、ｋの値が小
さい、低周波頂に集中することがよく知られている。従
って、高周波項はカットしてもよく、これにより情報量
を圧縮することが可能となる。

尚、直流項に＝ｏでの（１）式は、以下となる。

Ｘ（０）は、Ｍ個の多入力の平均値に相当する。

ここで、−例として、Ｍ＝８の場合でのＲＯＭ利用例で
の変換式は以下となる。

但し、ｙｌ”’−ｙ８は以下の式に従う。

更に、Ａ−Ｇは定数であり、以下である。

〔発明が解決しようとする課題〕

上記（４）〜（６）のＤＣＴでは、ＤＣＴ定義式（４）
〜（６）をそのまま使用してＲＯＭ　（演算ＲＯＭ）テ
ーブル化しておき、ｘ（０）〜ｘ（７）を入力させて。

ｘ（０）〜ｘ（７）のＤＣＴ変換結果を得ている。

ここで、ＲＯＭテーブルは、８個の変換に対応した８個
のＲＯＭより成り、且つ８個のＲＯＭは完全に同一構成
としている。同一構成としたのは、同一規格のＲＯＭを
製造するだけで、８個の入力変換を可能ならしめるため
である。

然るに、ＲＯＭの容量は、（４）〜（６）式をそのまま
実現する構成のために、多大である。一方、（４）式中
、画像情報への寄与が最も大きい直流項ｘ　（０）にあ
っては無理数の項が入っている。無理数は開平しても数
値が無限に続くものであり、寄与の大きい直流項にあっ
て適度に切捨てた場合にその切捨てによる誤差は無視で
きない。しかし、ＲＯＭは有限ビットであるから切捨て
ざるを得ないものであり、変換精度の低下するとの問題
があった。

本発明の目的は、ＲＯＭテーブルの構成自体を簡略化す
ることと、直流項の無理数の問題とを同時に解決してな
る離散コサイン変換装置を提供するものである。

〔課題を解決するための手段〕

本発明は、一次元離散コサイン変換における、最低次数
たる直流項を与える変換係数が２のべき乗になるように
、すべての次数の変換係数を均一にＮ倍化する手段と、
このＮ倍化した変換係数のもとで一次元離散コサイン変
換を実行する手段と、一次元離散コサイン変換結果に対
して二次元離散コサイン変換を行う手段と、該二次元離
散コサイン変換結果に対して１／Ｎ２のスケーリングを
行う手段と、より成る（請求項１）。

更に本発明は、上記２のべき乗は、−１もしくは−２と
し、直流項の変換係数を０．５もしくは０．２５とした
（請求項２）。

〔作用〕

本発明によれば、直流項を与える変換係数が２のべき乗
になるため、画像情報への寄与が最も大きい直流項での
、切り捨ては不要となる（請求項１）。更に、直流項を
与える変換係数が２のべき乗になるため、ＲＯＭテーブ
ルは簡単なロジック回路で構成できる（請求項１）。

更に、本発明によれば、２のべき乗は−１もしくは−２
とし、直流項の変換係数を０．５もしくは０．２５とし
たことにより、ロジック構成は一層簡略化できる（請求
項２）。

更に、二次元変換後にあって本来の係数となるようにス
ケーリングするため、誤差の発生は全くない（請求項１
）。

〔実施例〕

第１図は本発明のＤＣＴ装置の実施例図を示す。

本実施例は、一次元目ＤＣＴ部１００．中間ＲＡＭ３０
０．二次元口ＤＣＴ部２００．スケーリング装置４００
より成る。

一次元目ＤＣＴ部１００では、ｍ個の入力１０を受けて
一次元ＤＣＴ変換を行う。中間ＲＡＭ３００は、この変
換結果をラッチし、二次元口ＤＣＴ部２００では一次元
変換後の値を対象にして二次元口変換を行う。スケーリ
ング装置４００は、二次元変換結果のスケーリングを行
う。

更に具体例で第１図の動作を説明する。

今、９ビット幅のＭ＝８個の入力ｘ（ｍ）１０を想定す
る。この人力ｘ（ｍ）１０を受けて一次元目ＤＣＴ部１
００は、一次元目ＤＣＴ演算を実行する。この出力２０
は例えば１５ビット幅の精度に設定され、中間ＲＡＭ３
００に一時記憶される。

一次元目のＤＣＴが８行分実行された後に、列方向の８
個の結果を入力３０として、二次死目ＤＣＴ２００が二
次元ＤＣＴ演算を実行する。二次元ＤＣＴの結果である
出力４０は、例えば１５ビット幅に設定されるが、スケ
ーリング族！４００により所定のビット幅分、例えば１
２ビット幅として数品され、出力５０となる。

さて、本実施例では、一次元及び二次元のＤＣＴ演算に
おいて、直流項ｘ（０）の変換係数りが２−１になるよ
うに、すべての係数をＮ（＝’ＶＴ）倍して正規化する
。この結果は以下となる。

以下余白 これらの変換係数を持つようにＤＣＴ部１００及び２０
０のＲＡＭテーブルを構成した。

一次元目ＤＣＴ部１００と二次元口ＤＣＴ部２ｏＯとは
全く同一構成であり、その同一構成としてのＤＣＴの実
施例を第２図に示す。簡単のため、ＤＣＴ部１００とし
て説明を行う。ＤＣＴｓｌ○０は、シフトレジスタ１１
０．並列／直列変換部（Ｐ／Ｓ変換部）１２０．バタフ
ライ演算部１３０、積和演算部１４０．アキュムレータ
１５ｏ。

シフトレジスタ１６０より成る。

以上の構成の中で、本実施例の特徴たるＲＯＭテーブル
は、積和演算部１４０の内部に位置する。

さて、８個の入力ｘ（ｍ）１０（但し、ｒｎ＝Ｑ。

１、・・・、７）は順次入力し、シフトレジスタ１１０
に一時記憶される。これらは、８ｘ９＝７２ビツトのデ
ータ１１としてＰ／Ｓ変換部１２０に一時記憶され、Ｌ
ＳＢ側から順次８個のデータのビットプレーン毎にバタ
フライ演算部１３０に入力する。

バタフライ演算部１３０とは、（５）式の演算を行って
ｙ（１）〜ｙ（８）を求める装置である。これによって
、同一の変換係数が掛る入力群をあらかじめまとめてお
くことができる。

バタフライ演算結果を受けとった積和演算部１４０は、
入力１３に対応したビットプレーンでの積和結果をＲＯ
Ｍテーブルから請出す。得られた結果は次のアキュムレ
ータ１５９によりビットプレーン毎に累積され、一次元
ＤＣＴ演算を終了する。この結果はシフトレジスタ１６
０に送られ、所定の順番で、Ｘ（ｋ）（但し、ｋ＝ｏ、
１．・・７）２０を出力する。

第３図は、第２図に示した積和演算部１４０の実施例を
示した。積和演算部１４０はｙ１〜ｙ８を受けて（４）
式の演算を行うものであり、各ＲＯＭは１６ビツト出カ
フ１〜７８を呂すようにしである。従って、全ＲＯＭを
併せての呂カビット幅は１２８ビツト（１６Ｘ８ビツト
）となる。具体的には以下となる。

ＲＯＭ（１）１４１は直流項ｘ（０）＝Ｄｙｔ＋Ｄｙｚ
＋Ｄｙｚの演算に対応した結果を出力する。以下同様に
、ＲＯＭ（２）１４２はｘ（１）＝Ａｙ５＋Ｃｙ６＋Ｅ
ｙ７＋Ｇｙｓに、ＲＯＭ（３）１４３はｘ　（２）　＝
　Ｆｙｓ　　Ｂｙａに、ＲＯＭ（４）１４４はｘ（３）
＝Ｃｙｓ−Ｇ）’６−Ａｙ７−Ｅｙｅに、ＲＯＭ（５）
１４５はＸｃ’ｌ：）＝Ｉ）ｙ＋−Ｉ）ｙｚに、ＲＯＭ
（６）１４６はｘ（５）＝Ｅｙｓ−Ａｙｓ＋Ｇｙ７＋Ｃ
ｙｅに、ＲＯＭ（７）１４７はｘ（６）＝　　Ｂｙｓ　
　Ｆｙａに、ＲＯＭ（８）１４８はｘ（７）＝Ｇｙｓ−
Ｅｙｓ十Ｃｙ７　Ａｙｅに対応した結果を出力する。Ｒ
ＯＭの出カニ４は例えば１６ビツト幅の精度が設定され
る。ＲＯＭＩとＲＯＭ５への入力６１はｙｌとｙｌの２
ビツトであり、ＲＯＭ　３　トＲＯＭ　７　ヘの入力６
２はｙＳとｙ４の２ビツトであり、他のＲＯＭへの入力
６３は、ｙＳ　＋’ｊ　６　＋　１７　＋　’ｊ　Ｂの
４ビツトである。

各ＲＯＭの入力と出力の関係は第４図〜第６図に示した
。第４図がＲＯＭＩ、５の例、第５図がＲＯＭ３．７の
例、第６図がＲＯＭ２，４，６゜８の例である。入力群
の値に対応した演算結果がＲＯＭから出力されることに
なる。前記の変換式から、これらの結果が得られており
、値は例えば１６ビツト幅の２進数で与えられる。本実
施例の特徴は第４図にある。第４図に示したＲＯＭＩと
ＲＯＭ５に関し、本実施例では変換係数Ｄｔｉ−Ｄ＝０
．５に設定した。Ｄ＝０．５に設定したが故に、ＲＯＭ
テーブルは簡単なロジック回路で代用できる。第７図に
はＲＯＭ１及びＲＯＭ５に相当するロジック回路を示し
た。まずＲｐＭｌについてみると、この結果は第４図に
示したように０．０゜５．１．０のいずれかであり正の
値である。これらは２ビツトで表現でき、００．０１，
１０となる。これらの２ビット呂力８２，８３に、更に
ＭＳ　Ｂ　（Ｍｏｓｔ　５１ｇｎ１ｆｉｃａｎｔ　Ｂｉ
ｔ）としてライン８１に１゛０”を、Ｌ　Ｓ　Ｂ　（Ｌ
ｅａｓｔ　５１ｇｎ１ｆｉｃａｎｔ　Ｂｉｔ）側１３ビ
ット分のライン８４にＯ′Ｉを付加して１６ビツト幅の
出カフ１としている。、９１，９２゜９３はＡＮＤ回路
、９４はＯＲ回路である。

次にＲＯＭ５についてみると、この結果は第４図に示し
たように０．０．５．−０．５のいずれかであり、これ
も２ビツトの００，０１，１１で表現できる。ＭＳＢは
第２番のビットを拡張して８５とする。又ＬＳＢ側には
１３ビット分８６に４′０″を付加して１６ビツト幅の
出カフ５としている。この様にして、ＲＯＭＩとＲＯＭ
５は簡単なロジック回路で構成できるので、全体のＲＯ
Ｍの大きさを小さくできる。又直流項は、変換係数りが
０．５であり、有限ビット幅のＲＯＭテーブルに伴う誤
差は生じないので、高精度の演算を実行できる。

本実施例では、第１図に示したＤＣＴ部１００及び２０
０で、変換係数をＮ＝ｖ７倍して直流項の変換係数をＤ
＝０．５に設定した。このため、二次元ＤＣＴを終了し
た後にスケーリング装置４００にて値を１／Ｎ”＝１／
２倍にして本来の値にもどす必要がある。１７２倍のス
ケーリングは１ビツトの位シフトを意味し、極めて簡単
であり、出力４０で２°以下を捨てて、２１のビットか
ら上位１２ビツトを最終出力５０とすれば良い。

本発明の他の実施例として、変換係数をＮ　＝Ｊｆ／２
倍して、直流項の変換係数をＤ＝０．２５に設定するこ
ともできる。この場合には、スケーリングは１／Ｎｔ＝
２倍となり同様に１ビツトの位シフトになり、出力４０
で２−２以下を捨てて、２−１のビットから上位１２ビ
ツトを最終出力５０とすれば良い。

更に、他の実施例として、変換係数をＮ＝２４倍して、
直流項の変換係数をＤ＝１．０に設定することもできる
。この場合のスケーリングは１／Ｎ’＝１／８倍となり
、３ビツトの位シフトが必要である。又、変換係数をＮ
＝４４倍し、直流項の変換係数をＤ＝２．０に設定する
ならば、スケーリングは１／Ｎ”＝１／３２倍となり、
５ビツトの位シフトが必要になる。

以上の実施例は、一次元目ＤＣＴ変換部１００の例とし
たが、二次元口ＤＣＴ変換部２００も変換部１００と同
一構成である故に、ＲＯＭ１とＲＯＭ５に関しても同一
構成である。従って、前述の各動作及び各種変形例は、
変換部２００内のＲＯＭＩ、５にも当然に適用できる。

尚、ＲＯＭ２，３．４，６，７．８に関しては従前と変
る所はない故に、具体例は省略しである。

以上、本発明の実施例では、一次元ＤＣＴ演算を実行す
るに、変換係数をＮ倍して、直流項の変換係数りを２の
べき乗に設定する。二次元ＤＣＴ演算後に値を１／Ｎ２
倍にスケーリングして元の値にもどすようにしている。

尚、Ｍ＝８は一例であり、Ｍ＝１６．Ｍ＝３２゜Ｍ＝４
等の拡張は可能である。更に、シフトレジスタ１１０へ
の入力形式は、９ビツト入力で８ビツト利用の関係とし
たが、８ビツト入力で８ビツト利用でもよい。

〔発明の効果〕

本発明によれば、直流項の変換係数が２のべき乗に設定
されるので、有限ビット幅のＲＯＭテーブルに伴う演算
精度の低下がなく高精度の演算が実行でき、更に８Ｘ８
の画像単位の如き場合、８個のＲＯＭのうち２個のＲＯ
Ｍは簡単なロジック回路で代用できるので、全体のＲＯ
Ｍの大きさを小さくできる効果がある。

【図面の簡単な説明】

第１図は本発明のＤＣＴ装置の実施例図、第２図は、本
発明の一次元目ＯＣＴ部の実施例図、第３図は本発明の
積和演算部の実施例図、第４図〜第６図は本発明のＲＯ
Ｍの入出力論理側図、第７図は本発明のＲＯＭＩ、５の
実施例図である。 １００・・・一次元目ＤＣＴ部、２００・・二次元口Ｄ
ＣＴ部、４００・・スケーリング装置、１４０・・・積
和演算部。 第３図 繁　４　Ｍ 代理人　弁理士　秋　本　正　実　外１名雰　５　図 第 図 ３７図 〈 ＲＯＭＩ、５

Claims (1)

1. 【特許請求の範囲】 １、一次元離散コサイン変換を行った後に二次元離散コ
   サイン変換を行う離散コサイン変換装置において、 一次元離散コサイン変換における、最低次数たる直流項
   を与える変換係数が２のべき乗になるように、すべての
   次数の変換係数を均一にＮ倍化する手段と、このＮ倍化
   した変換係数のもとで一次元離散コサイン変換を実行す
   る手段と、一次元離散コサイン変換結果に対して二次元
   離散コサイン変換を行う手段と、該二次元離散コサイン
   変換結果に対して１／Ｎ＾２のスケーリングを行う手段
   と、より成る離散コサイン変換装置。 ２、上記２のべき乗は、−１もしくは−２とし、直流項
   の変換係数を０．５もしくは０．２５とした請求項１の
   離散コサイン変換装置。