JPH0652214A - 逆離散余弦変換演算装置 - Google Patents
逆離散余弦変換演算装置Info
- Publication number
- JPH0652214A JPH0652214A JP20789892A JP20789892A JPH0652214A JP H0652214 A JPH0652214 A JP H0652214A JP 20789892 A JP20789892 A JP 20789892A JP 20789892 A JP20789892 A JP 20789892A JP H0652214 A JPH0652214 A JP H0652214A
- Authority
- JP
- Japan
- Prior art keywords
- inverse dct
- dimensional
- discrete cosine
- zero
- dimensional inverse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
- G06F17/147—Discrete orthonormal transforms, e.g. discrete cosine transform, discrete sine transform, and variations therefrom, e.g. modified discrete cosine transform, integer transforms approximating the discrete cosine transform
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Theoretical Computer Science (AREA)
- Databases & Information Systems (AREA)
- Algebra (AREA)
- Multimedia (AREA)
- Discrete Mathematics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
- Complex Calculations (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【目的】 演算回数を縮小できる逆ＤＣＴ演算装置を提
供する。 【構成】 ２次元逆離散余弦変換を２回の１次元逆離散
余弦変換に置き換えて演算を行うときに行方向または列
方向のどちらか先に行うかを判定する行列優先判定器10
と、行列優先判定器10に接続されておりゼロ要素の入力
要素を検出し検出結果に基づいて積和演算を行う１次元
ＤＣＴ演算器11と、１次元ＤＣＴ演算器11に接続されて
おり１次元ＤＣＴ演算器11の演算結果を記憶する中間結
果用メモリ12と、中間結果用メモリ12及び行列優先判定
器10に接続されておりゼロ要素の入力要素を検出し検出
結果に基づいて積和演算を行う１次元ＤＣＴ演算器13と
を備えている。
供する。 【構成】 ２次元逆離散余弦変換を２回の１次元逆離散
余弦変換に置き換えて演算を行うときに行方向または列
方向のどちらか先に行うかを判定する行列優先判定器10
と、行列優先判定器10に接続されておりゼロ要素の入力
要素を検出し検出結果に基づいて積和演算を行う１次元
ＤＣＴ演算器11と、１次元ＤＣＴ演算器11に接続されて
おり１次元ＤＣＴ演算器11の演算結果を記憶する中間結
果用メモリ12と、中間結果用メモリ12及び行列優先判定
器10に接続されておりゼロ要素の入力要素を検出し検出
結果に基づいて積和演算を行う１次元ＤＣＴ演算器13と
を備えている。
Description
【０００１】
【産業上の利用分野】本発明は、画像圧縮技術に関し、
特に圧縮された画像データの復号を行う逆離散余弦変換
演算装置に関する。
特に圧縮された画像データの復号を行う逆離散余弦変換
演算装置に関する。
【０００２】
【従来の技術】従来の逆離散余弦変換（Discrete Consi
ne Transform、以下ＤＣＴと称する）演算装置として
は、次の２つの技術を用いたものが知られている。
ne Transform、以下ＤＣＴと称する）演算装置として
は、次の２つの技術を用いたものが知られている。
【０００３】（Ａ）２次元逆ＤＣＴを２回の１次元逆Ｄ
ＣＴに分解して行う技術 逆ＤＣＴの変換式は、コサイン（cosine）関数を係数と
する単純な積和演算となる。２次元のＮ次逆ＤＣＴの場
合は、次式で与えられる。（式１）
ＣＴに分解して行う技術 逆ＤＣＴの変換式は、コサイン（cosine）関数を係数と
する単純な積和演算となる。２次元のＮ次逆ＤＣＴの場
合は、次式で与えられる。（式１）
【０００４】
【数１】
【０００５】ここで、 Ｆ（ｕ，ｖ）：圧縮された画像の画素値 ｆ（ｉ，ｊ）：復元された画像の画素値 ただし、
【０００６】
【数２】
【０００７】一般に、２次元逆ＤＣＴは２回の１次元逆
ＤＣＴに分解できるため、まず行（水平）方向の１次元
逆ＤＣＴを実行し、次いでこの変換結果に対して列（垂
直）方向の１次元逆ＤＣＴを実行する。このとき、従来
の技術ではどちらの方向の１次元逆ＤＣＴを先に行うか
は固定されていた。
ＤＣＴに分解できるため、まず行（水平）方向の１次元
逆ＤＣＴを実行し、次いでこの変換結果に対して列（垂
直）方向の１次元逆ＤＣＴを実行する。このとき、従来
の技術ではどちらの方向の１次元逆ＤＣＴを先に行うか
は固定されていた。
【０００８】式（１）の２次元逆ＤＣＴは、次の式のよ
うに分解できる。
うに分解できる。
【０００９】行（水平）１次元Ｎ次逆ＤＣＴ：（式２）
【００１０】
【数３】
【００１１】列（垂直）１次元Ｎ次逆ＤＣＴ：（式３）
【００１２】
【数４】
【００１３】ここで、 Ｆ（ｕ，ｖ）：圧縮された画像の画素値 ｆc （ｉ，ｖ）：行方向逆ＤＣＴ変換の出力値 ｆ（ｉ，ｊ）：復元された画像の画素値 ただし、
【００１４】
【数５】
【００１５】（Ｂ）ゼロ入力を考慮して積和演算を行う
技術 ２次元逆ＤＣＴへの入力は画像圧縮された結果の画素値
であるため、ゼロ要素が多く含まれている。このような
場合には、ゼロ入力を考慮して逆ＤＣＴ演算を行う技術
が知られており、その１つは入力要素のゼロ要素を検出
して、ゼロ検出がされなかったときのみ積和演算を行っ
て逆ＤＣＴ演算を行う技術であり、他の１つは入力要素
のゼロ要素を検出して、ゼロ検出がされなかったときの
値をランダム・アクセス・メモリ（ＲＡＭ）に格納し、
ＲＡＭに格納された値についてのみ積和演算を行って逆
ＤＣＴ演算を行う技術である。
技術 ２次元逆ＤＣＴへの入力は画像圧縮された結果の画素値
であるため、ゼロ要素が多く含まれている。このような
場合には、ゼロ入力を考慮して逆ＤＣＴ演算を行う技術
が知られており、その１つは入力要素のゼロ要素を検出
して、ゼロ検出がされなかったときのみ積和演算を行っ
て逆ＤＣＴ演算を行う技術であり、他の１つは入力要素
のゼロ要素を検出して、ゼロ検出がされなかったときの
値をランダム・アクセス・メモリ（ＲＡＭ）に格納し、
ＲＡＭに格納された値についてのみ積和演算を行って逆
ＤＣＴ演算を行う技術である。
【００１６】
【発明が解決しようとする課題】上述した従来の技術を
用いて入力画像のＮ×Ｎ画素の逆ＤＣＴを行った場合の
積和演算回数は、次のようになる。
用いて入力画像のＮ×Ｎ画素の逆ＤＣＴを行った場合の
積和演算回数は、次のようになる。
【００１７】条件として、Ｎ×Ｎ画素中の非ゼロ要素数
をＳコ、非ゼロ要素のある行数をＰ，列数をＱとする
と、２次元逆ＤＣＴ変換式をそのまま用いた場合（従来
技術（Ａ），（Ｂ）を共に不使用）で積和演算回数はＮ
4 回、１次元逆ＤＣＴ変換式を２回用いた場合（従来技
術（Ａ））で積和演算回数は２Ｎ2 回、非ゼロ要素を考
慮して２次元逆ＤＣＴ変換式をそのまま用いた場合（従
来技術（Ｂ））でＮ2 Ｓ回、非ゼロ要素を考慮して１次
元逆ＤＣＴ変換式を２回用いた場合（従来技術（Ａ），
（Ｂ））でＮＳ＋Ｎ2 Ｐ回、またはＮＳ＋Ｎ2 Ｑ回とな
る。
をＳコ、非ゼロ要素のある行数をＰ，列数をＱとする
と、２次元逆ＤＣＴ変換式をそのまま用いた場合（従来
技術（Ａ），（Ｂ）を共に不使用）で積和演算回数はＮ
4 回、１次元逆ＤＣＴ変換式を２回用いた場合（従来技
術（Ａ））で積和演算回数は２Ｎ2 回、非ゼロ要素を考
慮して２次元逆ＤＣＴ変換式をそのまま用いた場合（従
来技術（Ｂ））でＮ2 Ｓ回、非ゼロ要素を考慮して１次
元逆ＤＣＴ変換式を２回用いた場合（従来技術（Ａ），
（Ｂ））でＮＳ＋Ｎ2 Ｐ回、またはＮＳ＋Ｎ2 Ｑ回とな
る。
【００１８】したがって、従来の技術（Ａ），（Ｂ）を
両方使用した場合でも行方向と列方向のいずれかを先に
行うかは固定されていたので、演算回数が多い方を取る
可能性があるといった問題点があった。
両方使用した場合でも行方向と列方向のいずれかを先に
行うかは固定されていたので、演算回数が多い方を取る
可能性があるといった問題点があった。
【００１９】本発明は、上記従来の逆ＤＣＴ演算装置に
おける問題点に鑑み、演算回数を縮小できる逆ＤＣＴ演
算装置を提供する。
おける問題点に鑑み、演算回数を縮小できる逆ＤＣＴ演
算装置を提供する。
【００２０】
【課題を解決するための手段】本発明は、２次元逆離散
余弦変換を所定の回数の１次元逆離散余弦変換で置き換
えて演算を１次元逆離散余弦変換を行うときに行方向ま
たは列方向のどちらか先に行うかを判定する判定手段
と、判定手段に接続されており所定の入力要素を検出し
検出結果に基づいて積和演算を行う第１演算手段と、第
１演算手段に接続されており第１演算手段の演算結果を
記憶する記憶手段と、記憶手段及び判定手段に接続され
ており所定の入力要素を検出し検出結果に基づいて積和
演算を行う第２演算手段とを備えている逆離散余弦変換
演算装置によって達成される。
余弦変換を所定の回数の１次元逆離散余弦変換で置き換
えて演算を１次元逆離散余弦変換を行うときに行方向ま
たは列方向のどちらか先に行うかを判定する判定手段
と、判定手段に接続されており所定の入力要素を検出し
検出結果に基づいて積和演算を行う第１演算手段と、第
１演算手段に接続されており第１演算手段の演算結果を
記憶する記憶手段と、記憶手段及び判定手段に接続され
ており所定の入力要素を検出し検出結果に基づいて積和
演算を行う第２演算手段とを備えている逆離散余弦変換
演算装置によって達成される。
【００２１】
【作用】本発明の逆離散余弦変換演算装置では、判定手
段は２次元逆離散余弦変換を所定の回数の１次元逆離散
余弦変換で置き換えて演算を行うときに行方向または列
方向のどちらか先に行うかを判定し、第１演算手段は判
定手段に接続されており所定の入力要素を検出し検出結
果に基づいて積和演算し、記憶手段は第１演算手段に接
続されており第１演算手段の演算結果を記憶し、第２演
算手段は記憶手段及び判定手段に接続されており所定の
入力要素を検出し検出結果に基づいて積和演算を行う。
段は２次元逆離散余弦変換を所定の回数の１次元逆離散
余弦変換で置き換えて演算を行うときに行方向または列
方向のどちらか先に行うかを判定し、第１演算手段は判
定手段に接続されており所定の入力要素を検出し検出結
果に基づいて積和演算し、記憶手段は第１演算手段に接
続されており第１演算手段の演算結果を記憶し、第２演
算手段は記憶手段及び判定手段に接続されており所定の
入力要素を検出し検出結果に基づいて積和演算を行う。
【００２２】
【実施例】以下、図面を参照して本発明の逆ＤＣＴ演算
装置の実施例を説明をする。
装置の実施例を説明をする。
【００２３】図１は、本発明の逆ＤＣＴ演算装置の一実
施例の構成を示すブロック図である。
施例の構成を示すブロック図である。
【００２４】図１の逆ＤＣＴ演算装置は、判定手段であ
る行列優先判定器10、行列優先判定器10に接続された第
１演算手段である積和演算制御付き１次元逆ＤＣＴ演算
器（以下、１次元逆ＤＣＴ演算器と称する）11、１次元
逆ＤＣＴ演算器11に接続された記憶手段である中間結果
用メモリ（ランダム・アクセス・メモリ（ＲＡＭ））1
2、行列優先判定器10及びＲＡＭ12に接続された第２演
算手段である１次元逆ＤＣＴ演算器13によって構成され
ている。
る行列優先判定器10、行列優先判定器10に接続された第
１演算手段である積和演算制御付き１次元逆ＤＣＴ演算
器（以下、１次元逆ＤＣＴ演算器と称する）11、１次元
逆ＤＣＴ演算器11に接続された記憶手段である中間結果
用メモリ（ランダム・アクセス・メモリ（ＲＡＭ））1
2、行列優先判定器10及びＲＡＭ12に接続された第２演
算手段である１次元逆ＤＣＴ演算器13によって構成され
ている。
【００２５】また、図２に示すように上記１次元逆ＤＣ
Ｔ演算器11（１次元逆ＤＣＴ演算器13も同様）は、入力
要素を検出して制御信号を出力し、入力要素のゼロを検
出したときに制御信号‘０’を出力するゼロ検出器111
、ゼロ検出器111 から出力された制御信号が‘１’の
ときのみ動作する制御可能な積和演算器112 によって構
成されている。
Ｔ演算器11（１次元逆ＤＣＴ演算器13も同様）は、入力
要素を検出して制御信号を出力し、入力要素のゼロを検
出したときに制御信号‘０’を出力するゼロ検出器111
、ゼロ検出器111 から出力された制御信号が‘１’の
ときのみ動作する制御可能な積和演算器112 によって構
成されている。
【００２６】次に、上記各構成部分の動作を図１及び図
２を参照して説明する。
２を参照して説明する。
【００２７】入力画像データを行列優先判定器10に入力
し、非ゼロが存在する行の数Ｐと列の数Ｑの値をカウン
トする。
し、非ゼロが存在する行の数Ｐと列の数Ｑの値をカウン
トする。
【００２８】Ｐ＞Ｑのとき、１次元逆ＤＣＴ演算器11は
列方向に演算を行い、１次元逆ＤＣＴ演算器13は行方向
に演算を行う。
列方向に演算を行い、１次元逆ＤＣＴ演算器13は行方向
に演算を行う。
【００２９】Ｐ≦Ｑのとき、１次元逆ＤＣＴ演算器11は
行方向に演算を行い、１次元逆ＤＣＴ演算器13は列方向
に演算を行う。
行方向に演算を行い、１次元逆ＤＣＴ演算器13は列方向
に演算を行う。
【００３０】入力データＦ（ｕ，ｖ）は１次元逆ＤＣＴ
演算器11に入力される。
演算器11に入力される。
【００３１】その後、入力データＦ（ｕ，ｖ）は１次元
逆ＤＣＴ演算器11内部のゼロ要素検出器111 と制御可能
な積和演算器112 に入力され、ゼロ要素検出器111 は入
力された値のゼロ要素を検出する。ゼロが検出された場
合は‘０’が、検出されなかった場合は‘１’が出力さ
れる。
逆ＤＣＴ演算器11内部のゼロ要素検出器111 と制御可能
な積和演算器112 に入力され、ゼロ要素検出器111 は入
力された値のゼロ要素を検出する。ゼロが検出された場
合は‘０’が、検出されなかった場合は‘１’が出力さ
れる。
【００３２】ゼロ要素検出器111 の出力は制御可能な積
和演算器112 の制御信号となり、制御信号が‘１’の場
合のみ制御可能な積和演算器112 を動作させ、行列優先
判定器10で決まった行（水平）方向または列（垂直）方
向について積和演算を行い、その積和演算の結果を２次
元逆ＤＣＴの中間結果として中間結果用ＲＡＭ12に格納
する。
和演算器112 の制御信号となり、制御信号が‘１’の場
合のみ制御可能な積和演算器112 を動作させ、行列優先
判定器10で決まった行（水平）方向または列（垂直）方
向について積和演算を行い、その積和演算の結果を２次
元逆ＤＣＴの中間結果として中間結果用ＲＡＭ12に格納
する。
【００３３】次に、中間結果用ＲＡＭ12に格納してある
データは入力データｆc として１次元逆ＤＣＴ演算器13
に入力される。
データは入力データｆc として１次元逆ＤＣＴ演算器13
に入力される。
【００３４】１次元逆ＤＣＴ演算器13の動作は、上述し
た１次元逆ＤＣＴ演算器11の動作と同様であるが、１次
元逆ＤＣＴ演算器13が演算を行う方向は１次元逆ＤＣＴ
演算器11とは垂直の方向であり、そのときの演算結果が
出力データｆ（ｉ，ｊ）となる。
た１次元逆ＤＣＴ演算器11の動作と同様であるが、１次
元逆ＤＣＴ演算器13が演算を行う方向は１次元逆ＤＣＴ
演算器11とは垂直の方向であり、そのときの演算結果が
出力データｆ（ｉ，ｊ）となる。
【００３５】ＤＣＴを用いた画像圧縮は図３に示す手順
で行われる。
で行われる。
【００３６】まず、２次元の画像データｆ（ｉ，ｊ）に
対して、２次元ＤＣＴ演算を行い、水平および垂直の空
間周波数成分Ｆ（ｕ，ｖ）を求め、Ｆ（ｕ，ｖ）のうち
高周波成分あるいはゼロに近い成分をゼロとみて除き、
Ｆ（ｕ，ｖ）を図３に示すようにスキャン変換して量子
化を行い、（ＲＵＮ，ＬＥＶＥＬ）の組を順に求めて、
各組を可変長符号化した結果の連接を圧縮データＳとす
る。ただし、ＲＵＮは連続したゼロの個数、ＬＥＶＥＬ
はそれに続く非ゼロ要素である。
対して、２次元ＤＣＴ演算を行い、水平および垂直の空
間周波数成分Ｆ（ｕ，ｖ）を求め、Ｆ（ｕ，ｖ）のうち
高周波成分あるいはゼロに近い成分をゼロとみて除き、
Ｆ（ｕ，ｖ）を図３に示すようにスキャン変換して量子
化を行い、（ＲＵＮ，ＬＥＶＥＬ）の組を順に求めて、
各組を可変長符号化した結果の連接を圧縮データＳとす
る。ただし、ＲＵＮは連続したゼロの個数、ＬＥＶＥＬ
はそれに続く非ゼロ要素である。
【００３７】画像の伸長は逆の手順で行うが、逆ＤＣＴ
演算では入力画像Ｆ（ｕ，ｖ）にはゼロ要素が多く含ま
れており、入力要素の値がゼロのときは積和演算を行わ
ない本発明の特徴を有効に発揮できる。また、（ＲＵ
Ｎ，ＬＥＶＥＬ）の組からＦ（ｕ，ｖ）を求める際にＦ
（ｕ，ｖ）の要素のゼロ検出は、ＲＵＮの値から容易に
求めることができる。また、非ゼロが存在する行の数Ｐ
と列の数Ｑも求めることができる。
演算では入力画像Ｆ（ｕ，ｖ）にはゼロ要素が多く含ま
れており、入力要素の値がゼロのときは積和演算を行わ
ない本発明の特徴を有効に発揮できる。また、（ＲＵ
Ｎ，ＬＥＶＥＬ）の組からＦ（ｕ，ｖ）を求める際にＦ
（ｕ，ｖ）の要素のゼロ検出は、ＲＵＮの値から容易に
求めることができる。また、非ゼロが存在する行の数Ｐ
と列の数Ｑも求めることができる。
【００３８】図４に示す構成例を参照して図１の逆ＤＣ
Ｔ演算装置の動作をより具体的に説明する。
Ｔ演算装置の動作をより具体的に説明する。
【００３９】（式１）を計算するために、本発明の逆Ｄ
ＣＴ演算器は次のように動作する。 （１）入力画像のブロックについて、非ゼロ行の数Ｐと
非ゼロ列の数Ｑをカウントし、ＰとＱの値の大小比較を
行う。
ＣＴ演算器は次のように動作する。 （１）入力画像のブロックについて、非ゼロ行の数Ｐと
非ゼロ列の数Ｑをカウントし、ＰとＱの値の大小比較を
行う。
【００４０】（２）（Ｐ＞Ｑ）のときは列（垂直）方向
について、（Ｐ≦Ｑ）のときは行（水平）方向につい
て、ゼロ考慮１次元逆ＤＣＴを行う。
について、（Ｐ≦Ｑ）のときは行（水平）方向につい
て、ゼロ考慮１次元逆ＤＣＴを行う。
【００４１】（３）上記（２）で行わなかった方向につ
いて、ゼロ考慮１次元逆ＤＣＴを行う。
いて、ゼロ考慮１次元逆ＤＣＴを行う。
【００４２】ゼロ考慮１次元逆ＤＣＴとは次のような操
作を示す。
作を示す。
【００４３】
【数６】
【００４４】全てのｘについて、以下の操作を繰り返
す。
す。
【００４５】Ｓ１＝０ Ｆ（ｕ）≠０を満たすｕについて、 Ｓ１＝Ｓ１＋Ｃ(x,u) ×Ｆ(u) を繰り返す。
【００４６】ｆ（ｘ）＝Ｓ１ 上記の操作により、入力値Ｆ（ｕ）が非ゼロ要素のとき
だけ積和演算を繰り返すので積和演算回数が減少する。
だけ積和演算を繰り返すので積和演算回数が減少する。
【００４７】上述したように、本発明の逆ＤＣＴ演算装
置によると、入力画像のＮ×Ｎ画素中Ｓが非ゼロ要素の
場合、演算回数は｛ＮＳ＋Ｎ2 min （Ｐ，Ｑ）｝回とな
り、従来技術による演算回数に比べて減少する。特に、
Ｐ，Ｑの値がＮに比べて小さいときに有効であるため、
低ビットレート符号化で有効である。例えば、図３に示
すようにＰ＝４，Ｑ＝３とすると、行を優先させたとき
の乗算回数は８Σｐi＋64Ｐ＝８Ｓ＋256 回、列を優先
させたときの乗算回数は８Σｑi ＋64Ｑ＝８Ｓ＋192 回
となる。これにより、ＰとＱを比べて小さいほうを優先
して演算した方が演算回数が少なくなることがわかる。
置によると、入力画像のＮ×Ｎ画素中Ｓが非ゼロ要素の
場合、演算回数は｛ＮＳ＋Ｎ2 min （Ｐ，Ｑ）｝回とな
り、従来技術による演算回数に比べて減少する。特に、
Ｐ，Ｑの値がＮに比べて小さいときに有効であるため、
低ビットレート符号化で有効である。例えば、図３に示
すようにＰ＝４，Ｑ＝３とすると、行を優先させたとき
の乗算回数は８Σｐi＋64Ｐ＝８Ｓ＋256 回、列を優先
させたときの乗算回数は８Σｑi ＋64Ｑ＝８Ｓ＋192 回
となる。これにより、ＰとＱを比べて小さいほうを優先
して演算した方が演算回数が少なくなることがわかる。
【００４８】
【発明の効果】本発明の逆離散余弦変換演算装置は、２
次元逆離散余弦変換を所定の回数の１次元逆離散余弦変
換で置き換えて演算を行うときに行方向または列方向の
どちらか先に行うかを判定する判定手段と、判定手段に
接続されており所定の入力要素を検出し検出結果に基づ
いて積和演算を行う第１演算手段と、第１演算手段に接
続されており第１演算手段の演算結果を記憶する記憶手
段と、記憶手段及び判定手段に接続されており所定の入
力要素を検出し検出結果に基づいて積和演算を行う第２
演算手段とを備えているので、従来の逆離散余弦変換演
算装置よりも演算回数が減少し、その結果、回路の消費
電力が減少するという効果がある。
次元逆離散余弦変換を所定の回数の１次元逆離散余弦変
換で置き換えて演算を行うときに行方向または列方向の
どちらか先に行うかを判定する判定手段と、判定手段に
接続されており所定の入力要素を検出し検出結果に基づ
いて積和演算を行う第１演算手段と、第１演算手段に接
続されており第１演算手段の演算結果を記憶する記憶手
段と、記憶手段及び判定手段に接続されており所定の入
力要素を検出し検出結果に基づいて積和演算を行う第２
演算手段とを備えているので、従来の逆離散余弦変換演
算装置よりも演算回数が減少し、その結果、回路の消費
電力が減少するという効果がある。
【図１】本発明の逆ＤＣＴ演算装置の一実施例の構成を
示すブロック図である。
示すブロック図である。
【図２】図１の積和演算制御付き１次元逆ＤＣＴ演算器
の一構成例を示すブロック図である。
の一構成例を示すブロック図である。
【図３】ＤＣＴ方式の画像圧縮の手順を示す説明図であ
る。
る。
【図４】図１の逆ＤＣＴ演算装置を用いて逆ＤＣＴ演算
を行った場合の説明図である。
を行った場合の説明図である。
【符号の説明】 10 行列優先判定器 11，13 積和演算制御付き１次元逆ＤＣＴ演算器 12 中間結果用メモリ
Claims (1)
- 【請求項１】 ２次元逆離散余弦変換を所定の回数の１
次元逆離散余弦変換で置き換えて演算を行うときに行方
向または列方向のどちらか先に行うかを判定する判定手
段と、前記判定手段に接続されており所定の入力要素を
検出し当該検出結果に基づいて積和演算を行う第１演算
手段と、前記第１演算手段に接続されており当該第１演
算手段の演算結果を記憶する記憶手段と、前記記憶手段
及び前記判定手段に接続されており所定の入力要素を検
出し当該検出結果に基づいて積和演算を行う第２演算手
段とを備えていることを特徴とする逆離散余弦変換演算
装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20789892A JP2950682B2 (ja) | 1992-08-04 | 1992-08-04 | 逆離散余弦変換演算装置 |
| US08/030,553 US5387982A (en) | 1992-08-04 | 1993-03-12 | Apparatus for performing inverse discrete cosine transform |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20789892A JP2950682B2 (ja) | 1992-08-04 | 1992-08-04 | 逆離散余弦変換演算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0652214A true JPH0652214A (ja) | 1994-02-25 |
| JP2950682B2 JP2950682B2 (ja) | 1999-09-20 |
Family
ID=16547405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20789892A Expired - Fee Related JP2950682B2 (ja) | 1992-08-04 | 1992-08-04 | 逆離散余弦変換演算装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5387982A (ja) |
| JP (1) | JP2950682B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0714212A2 (en) * | 1994-11-21 | 1996-05-29 | SICAN, GESELLSCHAFT FÜR SILIZIUM-ANWENDUNGEN UND CAD/CAT NIEDERSACHSEN mbH | Video decoder using concurrent processing and resource sharing |
| US5917736A (en) * | 1996-08-23 | 1999-06-29 | Nec Corporation | Two-dimensional inverse-discrete cosine transform circuit |
| KR100586599B1 (ko) * | 1999-12-31 | 2006-06-02 | 주식회사 케이티 | 이산여현변환을 위한 비동기식 매트릭스-벡터 곱셈기 |
| JP2009187075A (ja) * | 2008-02-04 | 2009-08-20 | Japan Radio Co Ltd | デジタル回路 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960010199B1 (ko) * | 1993-07-16 | 1996-07-26 | 배순훈 | 디지탈 신호처리 칩 제어장치 |
| JP3447771B2 (ja) * | 1993-09-02 | 2003-09-16 | 富士通株式会社 | 画像データの符号化方法及び復元方法並びに装置 |
| JPH07143488A (ja) * | 1993-11-19 | 1995-06-02 | Fujitsu Ltd | 画像データ復号化方法および装置 |
| US5805482A (en) * | 1995-10-20 | 1998-09-08 | Matsushita Electric Corporation Of America | Inverse discrete cosine transform processor having optimum input structure |
| US5801979A (en) * | 1995-10-20 | 1998-09-01 | Matsushita Electric Corporation Of America | Carry logic that produces a carry value from NLSBs for a ROM accumulator in an inverse discrete cosine transform processor |
| US5867601A (en) * | 1995-10-20 | 1999-02-02 | Matsushita Electric Corporation Of America | Inverse discrete cosine transform processor using parallel processing |
| US5838825A (en) * | 1996-01-17 | 1998-11-17 | Matsushita Electric Industrial Co., Ltd. | Apparatus for decompressing image data which has been compressed using a linear transform |
| JPH10283343A (ja) * | 1997-04-02 | 1998-10-23 | Mitsubishi Electric Corp | データ処理方法 |
| US20020027954A1 (en) * | 1998-06-30 | 2002-03-07 | Kenneth S. Singh | Method and device for gathering block statistics during inverse quantization and iscan |
| US6675185B1 (en) * | 2000-06-07 | 2004-01-06 | International Business Machines Corporation | Hybrid domain processing of multi-dimensional transformed data |
| US6799192B1 (en) * | 2001-01-09 | 2004-09-28 | Apple Computer, Inc. | Method and apparatus for inverse discrete cosine transform |
| KR100561392B1 (ko) * | 2002-11-20 | 2006-03-16 | 삼성전자주식회사 | 고속 역 이산 여현 변환 방법 및 장치 |
| US8423597B1 (en) * | 2003-08-29 | 2013-04-16 | Nvidia Corporation | Method and system for adaptive matrix trimming in an inverse discrete cosine transform (IDCT) operation |
| GB0324369D0 (en) * | 2003-10-18 | 2003-11-19 | Koninkl Philips Electronics Nv | Method and apparatus for calculating an inverse DCT |
| CN1926882B (zh) * | 2004-04-21 | 2010-10-06 | 松下电器产业株式会社 | 运动补偿装置 |
| US20060080375A1 (en) * | 2004-10-12 | 2006-04-13 | Lee Kun-Bin | Method and apparatus for inverse discrete cosine transform implementation |
| US7966509B2 (en) * | 2006-05-30 | 2011-06-21 | Nvidia Corporation | System and method for performing low power dynamic trimming |
| US9798698B2 (en) | 2012-08-13 | 2017-10-24 | Nvidia Corporation | System and method for multi-color dilu preconditioner |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5054103A (en) * | 1987-09-24 | 1991-10-01 | Matsushita Electric Works, Ltd. | Picture encoding system |
| US5196946A (en) * | 1990-03-14 | 1993-03-23 | C-Cube Microsystems | System for compression and decompression of video data using discrete cosine transform and coding techniques |
| JP3128503B2 (ja) * | 1996-01-29 | 2001-01-29 | 東光電気株式会社 | 高圧気中開閉器 |
-
1992
- 1992-08-04 JP JP20789892A patent/JP2950682B2/ja not_active Expired - Fee Related
-
1993
- 1993-03-12 US US08/030,553 patent/US5387982A/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0714212A2 (en) * | 1994-11-21 | 1996-05-29 | SICAN, GESELLSCHAFT FÜR SILIZIUM-ANWENDUNGEN UND CAD/CAT NIEDERSACHSEN mbH | Video decoder using concurrent processing and resource sharing |
| EP0714212A3 (en) * | 1994-11-21 | 1999-03-31 | SICAN, GESELLSCHAFT FÜR SILIZIUM-ANWENDUNGEN UND CAD/CAT NIEDERSACHSEN mbH | Video decoder using concurrent processing and resource sharing |
| US5917736A (en) * | 1996-08-23 | 1999-06-29 | Nec Corporation | Two-dimensional inverse-discrete cosine transform circuit |
| KR100586599B1 (ko) * | 1999-12-31 | 2006-06-02 | 주식회사 케이티 | 이산여현변환을 위한 비동기식 매트릭스-벡터 곱셈기 |
| JP2009187075A (ja) * | 2008-02-04 | 2009-08-20 | Japan Radio Co Ltd | デジタル回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5387982A (en) | 1995-02-07 |
| JP2950682B2 (ja) | 1999-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0652214A (ja) | 逆離散余弦変換演算装置 | |
| US5224062A (en) | Method and apparatus for fast implementation of inverse discrete cosine transform in a digital image processing system using optimized lookup tables | |
| US6223195B1 (en) | Discrete cosine high-speed arithmetic unit and related arithmetic unit | |
| US7129962B1 (en) | Efficient video processing method and system | |
| US20070094320A1 (en) | Parallel Adder-Based DCT / IDCT Design Using Cyclic Convolution | |
| EP0661886A2 (en) | Method and apparatus for fast digital signal decoding | |
| US6876704B2 (en) | Apparatus and method for encoding and computing a discrete cosine transform using a butterfly processor | |
| US6317767B2 (en) | Methods and systems for performing short integer chen IDCT algorithm with fused multiply/add | |
| US7649939B2 (en) | Apparatus and method for decoding and computing a discrete cosine transform using a butterfly processor | |
| EP2153405B1 (en) | Method and device for selecting optimal transform matrices for down-sampling dct image | |
| US7389005B2 (en) | Interpolation of video and audio digital data | |
| US7346640B2 (en) | Image processing apparatus supporting both discrete cosine transform and discrete wavelet transform | |
| US7451170B2 (en) | Rapid and low cost of inverse discrete cosine transform system and method thereof | |
| US6044176A (en) | Method of performing inverse discrete cosine transform | |
| Walmsley et al. | A fast picture compression technique | |
| EP0416311A2 (en) | Multidimensional array processor and array processing method | |
| JPH04233669A (ja) | アレイ・プロセッシング方法 | |
| JPH06266747A (ja) | Ｄｃｔ／逆ｄｃｔ演算装置 | |
| JP3951036B2 (ja) | 動的小数点方式、動的小数点演算方法、並びに２次元逆離散コサイン変換方法及びその装置 | |
| US7489826B2 (en) | Compensating for errors in performance sensitive transformations | |
| JP2003283840A (ja) | フィルタ処理装置およびフィルタ処理方法 | |
| Christopoulos et al. | Comparative performance evaluation of algorithms for fast computation of the two-dimensional DCT | |
| JP3652717B2 (ja) | 離散コサイン高速演算器 | |
| US6493737B1 (en) | Method and circuit for computing the discrete cosine transform (DCT) in microcontrollers | |
| JP2802158B2 (ja) | 逆直交変換方法および逆直交変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070709 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |