JPH04160379A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04160379A JPH04160379A JP2286185A JP28618590A JPH04160379A JP H04160379 A JPH04160379 A JP H04160379A JP 2286185 A JP2286185 A JP 2286185A JP 28618590 A JP28618590 A JP 28618590A JP H04160379 A JPH04160379 A JP H04160379A
- Authority
- JP
- Japan
- Prior art keywords
- user
- time
- terminal
- semiconductor device
- operation mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関する。
従来の半導体装置においては、電気的特性のチエツクを
実施する工程において行われる、良、不良の分類および
スピード、消費電力の分類等については、電気的特性を
チエツク量るテスターに連動するハンドラーによって行
っているのが一般である。
実施する工程において行われる、良、不良の分類および
スピード、消費電力の分類等については、電気的特性を
チエツク量るテスターに連動するハンドラーによって行
っているのが一般である。
上述した従来の半導体装置において、電気的特性のチエ
ツク時に行われる分類方法では、分類数がハンドラーの
分類機能によって制限を受けるなめ、数多くの分類を実
行することは現実に困難である。また、仮に、数多くの
分類を可能にしようとすると、ハンドラーが複雑化し、
また巨大化するという欠点がある。
ツク時に行われる分類方法では、分類数がハンドラーの
分類機能によって制限を受けるなめ、数多くの分類を実
行することは現実に困難である。また、仮に、数多くの
分類を可能にしようとすると、ハンドラーが複雑化し、
また巨大化するという欠点がある。
本発明の半導体装置は、ユーザが使用しない動作モード
、もしくはユーザが使用しない端子を利用することによ
り、半導体装置の電気的特性および各種管理データの書
込みと読出しとを可能にする不揮発性記憶素子を備えて
構成される。
、もしくはユーザが使用しない端子を利用することによ
り、半導体装置の電気的特性および各種管理データの書
込みと読出しとを可能にする不揮発性記憶素子を備えて
構成される。
次に、本発明について図面を参照して説明する。第１図
は、本発明の一実施例のブロック図である。第１図に示
されるように、本実施例は、ユ−ザの要求する本来の機
能を有するユーザ使用回路１に対応して、不揮発性記憶
素子２と、切替回路３と、を備えて構成される。
は、本発明の一実施例のブロック図である。第１図に示
されるように、本実施例は、ユ−ザの要求する本来の機
能を有するユーザ使用回路１に対応して、不揮発性記憶
素子２と、切替回路３と、を備えて構成される。
第１区において、ユーザ使用時においては、常時ユーザ
使用回路１が稼働しており、ユーザ使用の端子等の利用
は不可能であるが、ユーザが使用しない動作モード時、
もしくはユーザが使用しない端子利用時においては、切
替回路３により不揮発性記憶素子２がユーザの使用しな
い端子に接続され、この不揮発性記憶素子２を介して、
外部からの電気的特性および各種管理データの書込みな
らびに読出しが可能となり、数多くの分類に対応するこ
とができる。
使用回路１が稼働しており、ユーザ使用の端子等の利用
は不可能であるが、ユーザが使用しない動作モード時、
もしくはユーザが使用しない端子利用時においては、切
替回路３により不揮発性記憶素子２がユーザの使用しな
い端子に接続され、この不揮発性記憶素子２を介して、
外部からの電気的特性および各種管理データの書込みな
らびに読出しが可能となり、数多くの分類に対応するこ
とができる。
以上、詳細に説明したように、本発明は、ユーザが使用
しない動作モード時、もしくはユーザが使用しない端子
を利用して、不揮発性記憶素子を介して、半導体装置の
電気的特性および各種管理データの書込みならびに読出
しを行うことにより、ハンドラーによる分類を無くする
か、または軽減することが可能になるという効果がある
。
しない動作モード時、もしくはユーザが使用しない端子
を利用して、不揮発性記憶素子を介して、半導体装置の
電気的特性および各種管理データの書込みならびに読出
しを行うことにより、ハンドラーによる分類を無くする
か、または軽減することが可能になるという効果がある
。
第１図は、本発明の一実施例のブロック図である。
図において、１・・・・・・ユーザ使用回路、２・旧−
・不揮発性記憶素子、３・−・・・・切替回路。
・不揮発性記憶素子、３・−・・・・切替回路。
Claims (1)
- ユーザが使用しない動作モード、もしくはユーザが使
用しない端子を利用することにより、半導体装置の電気
的特性および各種管理データの書込みと読出しとを可能
にする不揮発性記憶素子を備えることを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2286185A JPH04160379A (ja) | 1990-10-24 | 1990-10-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2286185A JPH04160379A (ja) | 1990-10-24 | 1990-10-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04160379A true JPH04160379A (ja) | 1992-06-03 |
Family
ID=17701049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2286185A Pending JPH04160379A (ja) | 1990-10-24 | 1990-10-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04160379A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009281860A (ja) * | 2008-05-22 | 2009-12-03 | Renesas Technology Corp | 半導体装置のテスト方法およびマスク回路 |
-
1990
- 1990-10-24 JP JP2286185A patent/JPH04160379A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009281860A (ja) * | 2008-05-22 | 2009-12-03 | Renesas Technology Corp | 半導体装置のテスト方法およびマスク回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003110086A5 (ja) | ||
| NO20003507D0 (no) | FremgangsmÕte til dynamisk lesing/skriving i et ferroelektrisk minne samt kretsløsninger for utførelse av fremgangsmÕten | |
| ATE306712T1 (de) | Lesevorrichtung für einen passiver matrixspeicher und dazugehöriges leseverfahren | |
| KR890005622A (ko) | 단일칩 마이크로 컴퓨터 | |
| JPH04160379A (ja) | 半導体装置 | |
| JPH04209388A (ja) | 半導体集積回路 | |
| ATE67892T1 (de) | Integrierter halbleiterspeicher. | |
| KR930020430A (ko) | 불휘발성 반도체 기억장치 | |
| JPH08306192A (ja) | 不揮発性メモリ書き込み装置 | |
| US5134384A (en) | Data coincidence detecting circuit | |
| KR960012497A (ko) | 반도체 집적회로 | |
| US20020179707A1 (en) | Smart card reader circuit and insertion detection method | |
| WO2002084705A3 (de) | Verfahren zum betrieb einer mram-halbleiterspeicheranordnung | |
| RU1791849C (ru) | Элемент пам ти | |
| KR920001534A (ko) | 반도체기억장치 | |
| JPH0235700A (ja) | メモリ回路 | |
| JP2542270B2 (ja) | 半導体記憶装置 | |
| JPH0529898Y2 (ja) | ||
| JPH02205354A (ja) | 半導体集積回路装置 | |
| Hands | A Design in interfacing the MC68HC11 to the AMD AM29F010 flash memory chips | |
| JPH044489A (ja) | Ｉｃカード処理システム | |
| JPH0528796A (ja) | 半導体装置 | |
| JPH0592854U (ja) | 半導体集積回路 | |
| JP2005079471A (ja) | 強誘電体記憶装置 | |
| JPS606182U (ja) | 表示装置 |