JPH04157694A - 疑似スタティックメモリ - Google Patents

疑似スタティックメモリ

Info

Publication number
JPH04157694A
JPH04157694A JP2282827A JP28282790A JPH04157694A JP H04157694 A JPH04157694 A JP H04157694A JP 2282827 A JP2282827 A JP 2282827A JP 28282790 A JP28282790 A JP 28282790A JP H04157694 A JPH04157694 A JP H04157694A
Authority
JP
Japan
Prior art keywords
signal
level
refresh
mode
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2282827A
Other languages
English (en)
Inventor
Tamio Shimizu
清水 民雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2282827A priority Critical patent/JPH04157694A/ja
Publication of JPH04157694A publication Critical patent/JPH04157694A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dram (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は疑似スタティックメモリに関し、特に半導体ダ
イナミック型セルを用い、これを所定の周期でリフレッ
シュする構成の疑似スタティックメモリに関する。
〔従来の技術〕
従来、この種の疑似スタティックメモリは、リフレッシ
ュの周期を、周囲温度に応じて切換えていた。
第7図は従来の疑似スタティックメモリの一例を示す回
路図である。
この回路は、一定の周波数のクロックパルスΦをカウン
トし第1の周期の第1のカウント信号C1と、この第1
のカウント信号C1より長い第2の周期く第1の周期の
m倍、mは“1”より大きい実数)の第2のカウント信
号C2とを出力するカウンタ回路1と、論理ゲート02
〜G4を備え、周囲温度が所定のレベルより高い高温時
には低レベル、低温時には高レベルとなる温度モード信
号TMDにより、高温時には第1のカウント信号C1を
、低温時には第2のカウント信号C2を選しその反転信
号をリフレッシュスタート信号RFSとして出力する出
力切換回路4とを有し、このリフレッシュスタート信号
RFSの周期によりリフレッシュ周期を決定する構成と
なっている。
一般にダイナミックメモリにおいては、リフレッシュ周
期は高温で短く、低温で長くなる。
一方、ダイナミックメモリの消費電流は、動作周期に依
存して周期が短い時には消費が大きくなる。よって疑似
スタティックメモリとしてデータ保持電流を低下させる
為には、リフレッシュ周期を長くとらねばならない。
このような理由により、高温時においては温度モード信
号TMDを低レベルとする。これにより、論理ゲートG
3の出力は低レベルに固定され、論理ゲートG2の圧力
にはカウント信号C1が伝達されるので、このカウント
信号C1の反転信号がリフレッシュスタート信号RFS
として圧力される。
また、低温時においては、リフレッシュ周期は長くて良
いため、温度モード信号TMDを高レベルとする。これ
により、論理ゲートG2の出力は低レベルに固定され、
論理ゲートG3の出力にはカウント信号C2が伝達され
るので、このカウント信号C2の反転信号がリフレッシ
ュスタート信号RFSとして出力される。
こうして、低温時にはリフレッシュスタート信号RFS
の周期がm倍となるため、消費電流を大幅に低減するこ
とができる。
しかしながら、ばらつき等により高温時と低温時におけ
るリフレッシュ周期の比をすべて同一のm倍としたので
は誤動作が発生することがあり、m倍より小さくしなけ
ればならないものが存在する。
このため、低温時に使用する場合は、クロックパルスΦ
の周波数を上げるか、温度モード信号TMDを低レベル
として使用することが必要になることがある。
〔発明が解決しようとする課題〕
上述した従来の疑似スタティックメモリは、高温時と低
温時とでリフレッシュスタート信号RFSの周期を一定
の比率で切換える構成となっているので、この疑似スタ
テックメモリを複数個使用してシステムを構築する場合
、ばらつきにより、低温時にリフレッシュスタート信号
RFSの周期を長くすると誤動作するものがあり、この
なめクロックパルスΦの周波数を上げたり、リフレッシ
ュスタート信号RFSの周期を高温時と同一にすると、
誤動作を起さないものについては必要以上に消費電流が
増大し、消費電流の無駄が発生するという欠点がある。
つ全体の消費電流の無駄をはふきこれを低減することが
できる疑似スタティックメモリを提供することにある。
〔課題を解決するための手段〕
本発明の疑似スタティックメモリは、所定の周波数のク
ロックパルスをカウントし第1の周期の第1のカウント
信号と前記第1の周期より長い第2の周期の第2のカウ
ント信号とを出力するカウンタ回路と、第1及び第2の
記憶状態の何れかを選択して設定できる記憶素子を備え
、リフレッシュモード時に前記記憶素子の記憶状態と対
応したレベルのモード選択信号を出力するモード選択回
路と、前記モード選択信号が第1のレベルのとき周囲温
度と対応して決定される温度モード信号のレベルと対応
したレベルとなり、第2のレベルのとき予め設定された
レベルとなる切換信号を出力するモード切換回路と、前
記切換信号のレベルに応じて前記第1及び第2のカウン
ト信号の何れが一方を選択しリフレッシュスタート信号
として圧力する出力切換回路とを有している。
また、クロックパルスの周波数を周囲温度と対応して切
換え、モード切換回路を、モード選択信号が第1のレベ
ルのとき予め設定されたレベルとなり、第2のレベルの
とき温度モード信号を反転したレベルと対応したレベル
となる切換信号を出力する回路とした構成を有している
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図は本発明の第1の実施例を示す回路図である。
この実施例が第7図に示された従来の疑似スタティック
メモリと相違する点は、第1及び第2の記憶状態(切断
、非切断)の何れかを選択して設定できる記憶素子のヒ
ユーズF1とトランジスタQ1〜Q5とを備え、リフレ
ッシュモード信号RFMが能動レベルのリフレッシュモ
ード時にヒユーズF1の記憶状態と対応したレベルのモ
ード選択信号MSを圧力するモード選択回路2と、論理
ゲートG1を備え、モード選択信号MSが高レベルのと
き温度モード信号TMDのレベルと対応したレベルとな
り、低レベルのとき予め設定されたレベルの低レベルと
なる切換信号SWを出力するモード切換回路3とを設け
、出力切換回路4において、この切換信号SWのレベル
に応じて第1及び第2のカウント信号CI、C2の何れ
か一方を選択しリフレッシュスタート信号RFSとして
出力するようにした点にある。
次に、この実施例の動作について説明する。
第2図及び第3図はこの実施例の動作を説明するための
各部信号のタイミング区である。
まず、ヒユーズF1が非切断の場合について、第2図を
参照して説明する。
リフレッシュモード時以外では、リフレッシュモード信
号RFMは低レベルであり、Pチャネル型のトランジス
タQ1はオン、Nチャネル型のトランジスタQ4はオフ
となっている。このなめ節点Aは高レベル、Pチャネル
型のトランジスタQ3はオフ、Nチャネル型トランジス
タQ5はオンとなり、モード選択信号MSは低レベルと
なる。
リフレッシュモード信号RFMが高レベルのリフレッシ
ュモード時には、トランジスタQ1はオフ、トランジス
タQ4はオンとなる。
これにより節点Aのレベルは低レベル、トランジスタQ
3はオン、トランジスタQ5はオフとなるので、モード
選択信号MSは高レベルとなる。
モード選択信号MSが高レベルとなるため、モード切換
回路3の出力の切換信号SWは温度モード信号TMDの
レベルに対応してこの温度モード信号TMDが低レベル
の時は低レベル、高レベルの時は高レベルとなる。
この結果、低温時では、カウント信号c1の出力が禁止
され、カウント信号c2が論理ゲートG4で反転されて
リフレッシュスタート信号RFSとして出力される。ま
た、高温時には、カウント信号C1の出力が禁止され、
カウント信号C1が論理ゲー)G4で反転されてリフレ
ッシュスタート信号RFSとして出力される。この動作
は従来例と同様である。
次に、ヒユーズF1がカットされている場合について、
第3図を参照して説明する。
リフレッシュ動作時以外ではヒユーズF1非切断の場合
と同様である。
リフレッシュモードとなりリフレッシュモード信号RF
Mが高レベルとなると、トランジスタQ1はオフ、トラ
ンジスタQ4はオンとなる。但し、ヒユーズF1がカッ
トされているため節点Aの高レベルは保持される。
従ってモード選択信号MSは低レベルを保持し、切換信
号SWは温度モード信号TMDに関係なく低レベルを保
持する。これにより、たえずカウント信号C2の出力を
禁止し、カウント信号C1が論理ゲートG4で反転され
てリフレッシュスタート信号RFSとして出力される。
このような構成とすることにより、この疑似スタティッ
クメモリを複数個使用してシステムを構築した場合、チ
ップ製造時等のばらつきによりリフレッシュ周期の温度
による比率が例えばmより小さいチップがあっても、こ
のチップについてのみヒユーズF1をカットすることに
より、ヒユーズF1をカットしたチップとしていないチ
ップについて同じ一定の周波数(例えば50kHz)の
クロックパルスΦを入力し、同じ温度モ゛−ド信号TM
Dを入力しても、誤動作するものがなく、かつ消費電流
の無駄をなくすことができる。
第4図は本発明の第2の実施例を示す回路図である。
この実施例は、モード切換回路3Aを、インバータIV
IとNAND型の論理ゲートG5とを備え、モード選択
信号MSが高レベルのとき予め設定された高レベルとな
り、低レベルのとき温度モード信号TMDを反転したレ
ベルとなる切換信号SWAを出力する構成とし、クロッ
クパルスΦ。
の周波数を周囲温度と対応して切換えるようにしたもの
である。
次に、この実施例の動作について説明する。
第5図及び第6図はこの実施例の動作を説明するための
各部信号のタイミング図である。
まず、ヒユーズF1がカットされない場合について、第
5図を参照して説明する。
リフレッシュモード時にはリフレッシュモード信号RF
Mが高レベルとなるので、モード選択信号MSは高レベ
ルとなり、切換信号SWAは高レベルに固定される。
この実施例においては、周囲温度に対応してクロックパ
ルスΦ、の周波数を変化させる。例えば、低温では50
kHz、高温では100kHzとする。切換信号SWA
は高レベルに固定してい 。
るため、リフレッシュ周期は、カウント信号C2と同一
になる。
このカウント信号C2の周波数はクロックパルスΦAの
周波数に比例するなめ、リフレッシュ周期は、低温時に
は高温時の2倍となり低消費電流化が可能となる。
次に、ヒユーズF1がカットされている場合について、
第6区を参照して説明する。
リフレッシュモード時においてはモード選択信号MSが
低レベルとなっているなめ、切換信号SWAは温度モー
ド信号TMDに対応して変化する。
低温時、切換信号SWAは低レベルとなり、リフレッシ
ュ周期はカウント信号c1と同一となる。また高温時に
は切換信号SW^は高レベルとなり、リフレッシュ周期
はカウント信号C2と同一となる。
従ってリフレッシュ周期の高温時、低温時の比率は、ク
ロックパルスの周波数が一定の場合にはm倍であったも
のが、クロックパルスの周波数が低温時50kHz、高
温時100kHzl:’ある場合には、m / 2倍と
小さくなり、誤動作を防止することができる。
〔発明の効果〕
以上説明したように本発明は、記憶素子の記憶状態によ
り温度モード信号のレベルと対応したレベル、又は予め
設定したレベルとなる切換信号を発生し、この切換信号
により第1及び第2のカウント信号の何れか一方を選択
してリフレッシュスタート信号とする構成とすることに
より、この疑似スタティックメモリを複数個使用してシ
ステムを構築した場合、リフレッシュ周期の高温時、低
温時の比率のばらつきを、記憶素子の記憶状態を制御す
ることによりカバーすることができるので、誤動作の発
生を無くし、かつ全体の消費電流の無駄をはふきこれを
低減することができる効果がある。
【図面の簡単な説明】
第1図は本発明の第1の実施例を示す回路図、第2図及
び第3図は第1図に示された実施例の動作を説明するた
めの各部信号のタイミング図、第4図は本発明の第2の
実施例を示す回路図、第5図及び第6図は第4図に示さ
れた実施例の動作を説明するための各部信号のタイミン
グ図、第7図は従来の疑似スタテックメモリの一例を示
す回路図である。 1・・・カウンタ回路、2・・・モード選択回路、3゜
3^・・・モード切換回路、4・・・出力切換回路、F
lo、2ヒユーズ、01〜G5・・・論理ゲート、IV
I・・・インバータ、Q1〜Q5・・・トランジスタ。

Claims (1)

  1. 【特許請求の範囲】 1、所定の周波数のクロックパルスをカウントし第1の
    周期の第1のカウント信号と前記第1の周期より長い第
    2の周期の第2のカウント信号とを出力するカウンタ回
    路と、第1及び第2の記憶状態の何れかを選択して設定
    できる記憶素子を備え、リフレッシュモード時に前記記
    憶素子の記憶状態と対応したレベルのモード選択信号を
    出力するモード選択回路と、前記モード選択信号が第1
    のレベルのとき周囲温度と対応して決定される温度モー
    ド信号のレベルと対応したレベルとなり、第2のレベル
    のとき予め設定されたレベルとなる切換信号を出力する
    モード切換回路と、前記切換信号のレベルに応じて前記
    第1及び第2のカウント信号の何れか一方を選択しリフ
    レッシュ、スタート信号として出力する出力切換回路と
    を有することを特長とする疑似スタティックメモリ。 2、クロックパルスの周波数を周囲温度と対応して切換
    え、モード切換回路を、モード選択信号が第1のレベル
    のとき予め設定されたレベルとなり、第2のレベルのと
    き温度モード信号を反転したレベルと対応したレベルと
    なる切換信号を出力する回路とした請求項1記載の疑似
    スタティックメモリ。
JP2282827A 1990-10-19 1990-10-19 疑似スタティックメモリ Pending JPH04157694A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2282827A JPH04157694A (ja) 1990-10-19 1990-10-19 疑似スタティックメモリ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2282827A JPH04157694A (ja) 1990-10-19 1990-10-19 疑似スタティックメモリ

Publications (1)

Publication Number Publication Date
JPH04157694A true JPH04157694A (ja) 1992-05-29

Family

ID=17657596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2282827A Pending JPH04157694A (ja) 1990-10-19 1990-10-19 疑似スタティックメモリ

Country Status (1)

Country Link
JP (1) JPH04157694A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7274620B2 (en) 2005-06-30 2007-09-25 Hynix Semiconductor Inc. Semiconductor memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7274620B2 (en) 2005-06-30 2007-09-25 Hynix Semiconductor Inc. Semiconductor memory device

Similar Documents

Publication Publication Date Title
KR100374641B1 (ko) 스탠바이 모드에서 지연동기 루프회로의 전력소모를감소시키기 위한 제어회로를 구비하는 반도체 메모리장치및 이의 파우워 다운 제어방법
US5315557A (en) Semiconductor memory device having self-refresh and back-bias circuitry
US5566117A (en) Reliable self-refreshing operation in a dram type of semiconductor memory device
US5329178A (en) Integrated circuit device with user-programmable conditional power-down means
JPH05250870A (ja) 半導体メモリ装置のリフレッシュタイマ
US4401903A (en) MOS Decoder circuit
KR910003593B1 (ko) 고집적도 메모리용 모드 선택회로
JPH09282871A (ja) セルフリフレッシュ周期を調節し得る半導体メモリ装置
US5744997A (en) Substrate bias voltage controlling circuit in semiconductor memory device
JP2744115B2 (ja) 疑似スタティックramの制御回路
JPH04157694A (ja) 疑似スタティックメモリ
JP2003101397A (ja) 半導体セル
US5818768A (en) Operation mode setting circuit in semiconductor device
JPH08129885A (ja) 半導体メモリ装置
US6288573B1 (en) Semiconductor device capable of operating fast with a low voltage and reducing power consumption during standby
US5587675A (en) Multiclock controller
US6404688B2 (en) Semiconductor memory device having a self-refresh operation
KR100203141B1 (ko) 누설전류를 줄이는 기능을 갖는 디램
KR20010021193A (ko) 주기선택회로 및 이를 이용한 반도체메모리저장장치
KR0171955B1 (ko) 셀프-리프레쉬 주기 발생장치
JP2003177147A (ja) 電圧レベル検出回路
JPH0430120B2 (ja)
US6107828A (en) Programmable buffer circuit and a mask ROM device having the same
US5640360A (en) Address buffer of semiconductor memory device
KR950009203B1 (ko) 반도체 메모리장치의 리프레시 타이머회로