JPH04155992A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPH04155992A JPH04155992A JP28252590A JP28252590A JPH04155992A JP H04155992 A JPH04155992 A JP H04155992A JP 28252590 A JP28252590 A JP 28252590A JP 28252590 A JP28252590 A JP 28252590A JP H04155992 A JPH04155992 A JP H04155992A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- circuit
- coil
- hybrid integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims description 19
- 230000010354 integration Effects 0.000 claims description 3
- 230000006698 induction Effects 0.000 abstract description 10
- 230000000694 effects Effects 0.000 abstract description 4
- 230000006866 deterioration Effects 0.000 abstract description 2
- 239000000919 ceramic Substances 0.000 description 16
- 239000004020 conductor Substances 0.000 description 11
- 230000017525 heat dissipation Effects 0.000 description 10
- 239000000463 material Substances 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- LTPBRCUWZOMYOC-UHFFFAOYSA-N Beryllium oxide Chemical compound O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004512 die casting Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Coils Or Transformers For Communication (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(り産業上の利用分野
本発明はチップコイル間の相互誘導による影響を除去で
きる高周波用の混成集積回路に関する。
きる高周波用の混成集積回路に関する。
(ロ)従来の技術
TVlHDTV等、各種モニタ用(7)CRT用ビデオ
出力回路を1パツケージ化したビデオバック(商品名)
なる混成集積回路が本願出願人において商品化されてい
る。
出力回路を1パツケージ化したビデオバック(商品名)
なる混成集積回路が本願出願人において商品化されてい
る。
前記ビデオ出力回路の一般的な例を第5図に示す、この
回路は、カスケード接続された入力トランジスタT R
t 、 T Rtと、プッシュプル接続された出力トラ
ンジスタT Rs 、 T R4と、ピーキング回路(
z)(2)を構成するフィルL、、L、とで構成し、入
力端子(3)に印加した入力信号をTR,、TR2で増
幅し且つT Rs 、 T Raでインピーダンス変換
して出力端子(4)に接続したCRTのビーム回路を制
御するようになっている。
回路は、カスケード接続された入力トランジスタT R
t 、 T Rtと、プッシュプル接続された出力トラ
ンジスタT Rs 、 T R4と、ピーキング回路(
z)(2)を構成するフィルL、、L、とで構成し、入
力端子(3)に印加した入力信号をTR,、TR2で増
幅し且つT Rs 、 T Raでインピーダンス変換
して出力端子(4)に接続したCRTのビーム回路を制
御するようになっている。
このような回路は、数十〜数百MHzの高周波高出力特
性が求められるため、混成集積化する場合は回路基板と
してセラミックの如き低誘電率素材で構成しである。
性が求められるため、混成集積化する場合は回路基板と
してセラミックの如き低誘電率素材で構成しである。
具体的な構成を第6図に示す。<5)は銅やアルミダイ
キャスト等の熱伝導性良好なる放熱基板、(6)は放熱
基板(5)の上に半田を介して固着したセラミック基板
、(7)はセラミック基板(6)の上に描画した導電薄
膜から成る回路導体、(8)は回路導体(7)に半田又
はワイヤにより電気接続きれる抵抗、コンデンサ、コイ
ル等のチップ素子、(9)はセラミック基板(6)上に
ヒートスプレッダ(10)を介して固着諮れ且つ回路導
体(7)とワイヤ接続されるNPN、PNPトランジス
タ等の半導体チップである。セラミック基板(6)には
外部接続用のリード端子(図示せず)が半田付けされ、
凹状の上蓋(11)を放熱基板(5)と対向接着するこ
とによりパッケージングする。ヒートスプレッダ(10
)は熱伝導率に優れた素材から成り、セラミック基板(
6)との接触面積を増大することによって半導体チップ
(9)の放熱性を向上させる(例えば、特開昭62−2
24951号公報)。
キャスト等の熱伝導性良好なる放熱基板、(6)は放熱
基板(5)の上に半田を介して固着したセラミック基板
、(7)はセラミック基板(6)の上に描画した導電薄
膜から成る回路導体、(8)は回路導体(7)に半田又
はワイヤにより電気接続きれる抵抗、コンデンサ、コイ
ル等のチップ素子、(9)はセラミック基板(6)上に
ヒートスプレッダ(10)を介して固着諮れ且つ回路導
体(7)とワイヤ接続されるNPN、PNPトランジス
タ等の半導体チップである。セラミック基板(6)には
外部接続用のリード端子(図示せず)が半田付けされ、
凹状の上蓋(11)を放熱基板(5)と対向接着するこ
とによりパッケージングする。ヒートスプレッダ(10
)は熱伝導率に優れた素材から成り、セラミック基板(
6)との接触面積を増大することによって半導体チップ
(9)の放熱性を向上させる(例えば、特開昭62−2
24951号公報)。
(八)発明が解決しようとする課題
しかしながら、前記高周波混成集積回路にも一層の高集
積化が求められており、CRTのR2G、B信号の3チ
ャンネルを1パツケージ化する動きも出ている。すると
、当然にセラミック基板(6)上の各チップ素子(8)
間の距離が密になり、これがチップコイルであるとコイ
ル(12)が発生する磁界が第7図の如く他のチップコ
イル(12)にも作用するようになり、両者の相互誘導
の影響によってピーキング回路(1)(2)の周波数特
性が劣化する欠点があった。
積化が求められており、CRTのR2G、B信号の3チ
ャンネルを1パツケージ化する動きも出ている。すると
、当然にセラミック基板(6)上の各チップ素子(8)
間の距離が密になり、これがチップコイルであるとコイ
ル(12)が発生する磁界が第7図の如く他のチップコ
イル(12)にも作用するようになり、両者の相互誘導
の影響によってピーキング回路(1)(2)の周波数特
性が劣化する欠点があった。
(ニ)課題を解決するための手段
本発明は上記従来の欠点に鑑み成きれたもので、セラミ
ック基板(21)上にチップコイル(29)を横置き配
置するに際し、2つのチップコイル(29)を互いに直
交するように配置することによって、チップコイル(2
9)間に発生する相互誘導による影響を除去した高周波
混成集積回路を提供するものである。
ック基板(21)上にチップコイル(29)を横置き配
置するに際し、2つのチップコイル(29)を互いに直
交するように配置することによって、チップコイル(2
9)間に発生する相互誘導による影響を除去した高周波
混成集積回路を提供するものである。
(ホ)作用
本発明によれば、チップコイル(29)を互いに直交す
るように配置したことにより個々のチップコイル(29
)が発生する磁界が互いにほぼ直交する。
るように配置したことにより個々のチップコイル(29
)が発生する磁界が互いにほぼ直交する。
磁界の向きが直交すると、−−iから発生した磁界が他
方のコイルの中心線上を通過できないので、チップコイ
ル(29)間の相互誘導を激減できる。
方のコイルの中心線上を通過できないので、チップコイ
ル(29)間の相互誘導を激減できる。
(へ)実施例
以下に本発明の一実施例を図面を参照しながら詳細に説
明する。
明する。
第1図に本発明による混成集積回路の各チップ素子の配
置を、第2図に全体の平面構造、第3図に断面構造を各
々示す。
置を、第2図に全体の平面構造、第3図に断面構造を各
々示す。
第1図において、〈21)はセラミック基板である。セ
ラミック基板(21)は板厚0.2〜1.0mのアルミ
ナ<hl *Os)素材から成り、裏面に半田濡れ性向
上のための例えば銀パラジウム層を形成し、表面には回
路網を構成するための金属薄膜から成る多数の回路導体
(22〉を形成する。回路導体(22)は例えば銅ペー
ストのスクリーン印刷法によって描画し、要部を除いて
は絶縁膜によって保護する。回路導体(22)の一部は
外部接続用の電極パッド(23)を形成する。
ラミック基板(21)は板厚0.2〜1.0mのアルミ
ナ<hl *Os)素材から成り、裏面に半田濡れ性向
上のための例えば銀パラジウム層を形成し、表面には回
路網を構成するための金属薄膜から成る多数の回路導体
(22〉を形成する。回路導体(22)は例えば銅ペー
ストのスクリーン印刷法によって描画し、要部を除いて
は絶縁膜によって保護する。回路導体(22)の一部は
外部接続用の電極パッド(23)を形成する。
そして、セラミック基板(21)上にはトランジスタチ
ップ(24)、ダイオードチップ(25)、チップ抵抗
(26)、トリミング抵抗(27)、チップコンデンサ
(28〉、およびチップコイル(29)を半田付固定し
前記回路導体(22)で結線することにより、第5図の
ビデオ出力回路をR,G、Bの3チャンネル分組み込ん
である。
ップ(24)、ダイオードチップ(25)、チップ抵抗
(26)、トリミング抵抗(27)、チップコンデンサ
(28〉、およびチップコイル(29)を半田付固定し
前記回路導体(22)で結線することにより、第5図の
ビデオ出力回路をR,G、Bの3チャンネル分組み込ん
である。
第2図に全体の構成を示す。(30)はセラミック基板
(21)の支持基台となる熱伝導率良好な放熱基板であ
る。放熱基板(30)は板厚1.0〜3.0国の銅系素
材から成る板状材料を打ち抜き加工したもので、表面に
半田濡れ性向上と銅系素材の酸化防止のためにNiメツ
キを処し、第2図に示すように放熱基板(30)の両端
にはパッケージを別の放熱部材に固定するビスを挿通す
るためのU字型の切欠き(31)を形成しである。U字
形の他は円形の貫通孔等が考えられる。
(21)の支持基台となる熱伝導率良好な放熱基板であ
る。放熱基板(30)は板厚1.0〜3.0国の銅系素
材から成る板状材料を打ち抜き加工したもので、表面に
半田濡れ性向上と銅系素材の酸化防止のためにNiメツ
キを処し、第2図に示すように放熱基板(30)の両端
にはパッケージを別の放熱部材に固定するビスを挿通す
るためのU字型の切欠き(31)を形成しである。U字
形の他は円形の貫通孔等が考えられる。
セラミック基板(21)はリードフレームの形態で提供
される放熱基板(30)の略中央付近に半田付固着し、
銀メツキした外部接続リード(31)とセラミック基板
(21)の接続パッド(23)とをワイヤボンドするこ
とで電気接続する。
される放熱基板(30)の略中央付近に半田付固着し、
銀メツキした外部接続リード(31)とセラミック基板
(21)の接続パッド(23)とをワイヤボンドするこ
とで電気接続する。
そして、全体は放熱基板(30)の裏面を露出するよう
に樹脂(32)でモールドする。
に樹脂(32)でモールドする。
第3図に断面構造を拡大して示す。セラミック基板(2
1)の一部には貫通孔(33)が設けられ、NPNトラ
ンジスタ、PNPトランジスタ等の動作に発熱を伴うト
ランジスタチップ(24)は前記貫通孔(33)内にヒ
ートスプレッダ(34)を介して半田付固着する。ヒー
トスプレッダ(34)は熱伝導性と絶縁性の両方を備え
たベリリア(Btus)や窒化アルミ(AρN)から成
る厚さ0.2〜0.8mの板状材料である。そしてトラ
ンジスタチップ(24)と回路導体(22)とは、チッ
プ(24)表面に形成したA!電極パッドと回路導体(
22)とを金線(35)でワイヤボンドすることによっ
て結線する。
1)の一部には貫通孔(33)が設けられ、NPNトラ
ンジスタ、PNPトランジスタ等の動作に発熱を伴うト
ランジスタチップ(24)は前記貫通孔(33)内にヒ
ートスプレッダ(34)を介して半田付固着する。ヒー
トスプレッダ(34)は熱伝導性と絶縁性の両方を備え
たベリリア(Btus)や窒化アルミ(AρN)から成
る厚さ0.2〜0.8mの板状材料である。そしてトラ
ンジスタチップ(24)と回路導体(22)とは、チッ
プ(24)表面に形成したA!電極パッドと回路導体(
22)とを金線(35)でワイヤボンドすることによっ
て結線する。
チップコイル(29〉は、内部にコイル素子を樹脂封止
し表面に電極を取り出したチップ部品の一種である。こ
れをコイルの巻線方向が横置となるように回路導体(2
2)上に半田付する。チップコイル(29)とチップ抵
抗(26)とでLC回路を構成し、これが第5図におけ
るピーキング回路(1)(2)を構成する。ピーキング
回路(1)(2)はプッシュプル回路を形成する出力ト
ランジスタTR,のベース・コレクタ間および出力トラ
ンジスタTR,のベース・コレクタ間に入力トランジス
タT RI、 T Rtと直列接続して挿入するので、
1チャンネル当りチップコイル(29)とチップ抵抗(
26)を各々2個配置することになる。
し表面に電極を取り出したチップ部品の一種である。こ
れをコイルの巻線方向が横置となるように回路導体(2
2)上に半田付する。チップコイル(29)とチップ抵
抗(26)とでLC回路を構成し、これが第5図におけ
るピーキング回路(1)(2)を構成する。ピーキング
回路(1)(2)はプッシュプル回路を形成する出力ト
ランジスタTR,のベース・コレクタ間および出力トラ
ンジスタTR,のベース・コレクタ間に入力トランジス
タT RI、 T Rtと直列接続して挿入するので、
1チャンネル当りチップコイル(29)とチップ抵抗(
26)を各々2個配置することになる。
本願の特徴は、上記ピーキング回路(1)(2)を構成
するチップコイル(29)の配置にある。第1図に示す
ように、2個のチップコイル(29)は直交するように
固着する。この様にすると、第4図に示すように各々の
発生する磁界(36)が交差し、一方の発生した磁界(
36)が他方のコイルの中心線を通過しないので、両者
の相互誘導を激減できる。従って相互誘導の影響による
ピーキング回路(1)(2)の周波数劣化を防止できる
。
するチップコイル(29)の配置にある。第1図に示す
ように、2個のチップコイル(29)は直交するように
固着する。この様にすると、第4図に示すように各々の
発生する磁界(36)が交差し、一方の発生した磁界(
36)が他方のコイルの中心線を通過しないので、両者
の相互誘導を激減できる。従って相互誘導の影響による
ピーキング回路(1)(2)の周波数劣化を防止できる
。
(ト)発明の効果
以上に説明した通り、本発明によればチップコイル(2
9)の向きを変えるだけで両者の相互誘導による影響を
激減できるので、ピーキング回路(1)(2)の周波数
特性を劣化きせずに済む利点を有する。また、2個のコ
イルチップ(29)を近接配置できるので、3チヤンネ
ルを1パツケージ化するような高密度実装が可能である
利点をも有する。
9)の向きを変えるだけで両者の相互誘導による影響を
激減できるので、ピーキング回路(1)(2)の周波数
特性を劣化きせずに済む利点を有する。また、2個のコ
イルチップ(29)を近接配置できるので、3チヤンネ
ルを1パツケージ化するような高密度実装が可能である
利点をも有する。
第1図と第2図は本発明を説明するための平面図、第3
図は本発明を説明するための断面図、第4図はチップコ
イル(29)を示す平面図、第5図はビデオ出力回路を
示す回路図、第6図と第7図は従来例の説明に供する断
面図と平面図である。
図は本発明を説明するための断面図、第4図はチップコ
イル(29)を示す平面図、第5図はビデオ出力回路を
示す回路図、第6図と第7図は従来例の説明に供する断
面図と平面図である。
Claims (3)
- (1)同一基板上にトランジスタチップ、複数個のチッ
プコイルおよびその他の部品とを集積化した高周波混成
集積回路において、 1つの回路ブロック内における前記複数個のチップコイ
ルを、各々の発生する磁界が互いにほぼ直交となるよう
な位置関係に配置したことを特徴とする混成集積回路。 - (2)前記チップコイルが前記基板に対して横置きであ
ることを特徴とする請求項第1項に記載の混成集積回路
。 - (3)出力段プッシュプル増幅回路を構成するためのト
ランジスタチップと、前記トランジスタチップのベース
に各々接続されピーキング回路を構成するためのコイル
チップと、その他のチップ素子とを同一基板上に集積化
した混成集積回路において、 1つの回路ブロック内における前記複数個のチップコイ
ルを、各々の発生する磁界が互いにほぼ直交となるよう
な位置関係に配置したことを特徴とする混成集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28252590A JPH04155992A (ja) | 1990-10-19 | 1990-10-19 | 混成集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28252590A JPH04155992A (ja) | 1990-10-19 | 1990-10-19 | 混成集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04155992A true JPH04155992A (ja) | 1992-05-28 |
Family
ID=17653592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28252590A Pending JPH04155992A (ja) | 1990-10-19 | 1990-10-19 | 混成集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04155992A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6435484A (en) * | 1987-07-30 | 1989-02-06 | Sharp Kk | Display device |
JPH0236268B2 (ja) * | 1978-09-02 | 1990-08-16 | Fresenius Ag |
-
1990
- 1990-10-19 JP JP28252590A patent/JPH04155992A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0236268B2 (ja) * | 1978-09-02 | 1990-08-16 | Fresenius Ag | |
JPS6435484A (en) * | 1987-07-30 | 1989-02-06 | Sharp Kk | Display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5075759A (en) | Surface mounting semiconductor device and method | |
US7012323B2 (en) | Microelectronic assemblies incorporating inductors | |
US5057805A (en) | Microwave semiconductor device | |
US4783697A (en) | Leadless chip carrier for RF power transistors or the like | |
KR19990029974A (ko) | 결합 유도 코일과 집적 회로 반도체 칩이 구비되는 단일 리드프레임 패키지 및 그 제조방법 | |
JPH02501873A (ja) | 高密度電子パッケージ及びその製造方法 | |
US10707156B2 (en) | Electronic device | |
US5299097A (en) | Electronic part mounting board and semiconductor device using the same | |
EP0912997B1 (en) | Rf power package with a dual ground | |
EP0117434A1 (en) | Hybrid microwave subsystem | |
US7102211B2 (en) | Semiconductor device and hybrid integrated circuit device | |
JPH0680746B2 (ja) | マイクロ波用チツプキヤリヤ | |
JPH07263581A (ja) | 半導体チップ用合成樹脂製smd容器 | |
JP2000299423A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
EP0408904A2 (en) | Surface mounting semiconductor device and method | |
JPH04137756A (ja) | 混成集積回路 | |
JPH04155992A (ja) | 混成集積回路 | |
US3710202A (en) | High frequency power transistor support | |
JP6842433B2 (ja) | 電子デバイス | |
JP2834878B2 (ja) | 混成集積回路 | |
JP2001274278A (ja) | マイクロ波半導体装置およびその製造方法 | |
JPH04112560A (ja) | 混成集積回路 | |
JP2879503B2 (ja) | 面実装型電子回路装置 | |
JPH04112558A (ja) | 混成集積回路 | |
JPS6348129Y2 (ja) |