JPH04151738A - プロセッサの正常動作チェック方式 - Google Patents
プロセッサの正常動作チェック方式Info
- Publication number
- JPH04151738A JPH04151738A JP2276912A JP27691290A JPH04151738A JP H04151738 A JPH04151738 A JP H04151738A JP 2276912 A JP2276912 A JP 2276912A JP 27691290 A JP27691290 A JP 27691290A JP H04151738 A JPH04151738 A JP H04151738A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- register
- diagnostic
- processors
- dgp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 6
- 238000012544 monitoring process Methods 0.000 abstract description 8
- 230000002159 abnormal effect Effects 0.000 abstract description 5
- 230000005856 abnormality Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 101001099542 Aspergillus niger Pectin lyase A Proteins 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- FAIAAWCVCHQXDN-UHFFFAOYSA-N phosphorus trichloride Chemical compound ClP(Cl)Cl FAIAAWCVCHQXDN-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は分散形プロセッサシステムにおけるプロセッサ
の正常動作チエツク方式に関する。
の正常動作チエツク方式に関する。
複数プロセッサがバス接続されたシステム構成は近年広
く普及しており、このような構成では各プロセッサが正
常に動作していることはシステム運営上重要であるが、
プロセッサの数が増えるに従い、各々のプロセッサが正
常に動作しているかを監視するのはむつかしさを増して
ゆく。
く普及しており、このような構成では各プロセッサが正
常に動作していることはシステム運営上重要であるが、
プロセッサの数が増えるに従い、各々のプロセッサが正
常に動作しているかを監視するのはむつかしさを増して
ゆく。
従来、この種の監視には、システムバスに接続された診
断プロセッサがシステムバスに接続された各プロセッサ
に対しシステムバスを用いたプロセッサ間通信を利用し
システムバスに接続された主記憶上のメツセージ通信エ
リアに応答要求メツセージを書込み、各プロセッサは一
定時間毎に前記エリアをチエツクすることにより、要求
を知り応答を前記エリアに書込み診断プロセッサは応答
が書込まれたかをチエツクするといった方式がとられて
来た。
断プロセッサがシステムバスに接続された各プロセッサ
に対しシステムバスを用いたプロセッサ間通信を利用し
システムバスに接続された主記憶上のメツセージ通信エ
リアに応答要求メツセージを書込み、各プロセッサは一
定時間毎に前記エリアをチエツクすることにより、要求
を知り応答を前記エリアに書込み診断プロセッサは応答
が書込まれたかをチエツクするといった方式がとられて
来た。
上述した従来のプロセッサの正常動作チエツク方式では
、システムバスを介したプロセッサ間通信を利用するた
めシステムバス下に診断プロセッサがなければならず、
又システムバスを一定時間毎に使用するためシステムの
性能を低下させ、又システムバスに接続されていないプ
ロセッサは監視できない、又システムバスの制御を複雑
化させると云った欠点があった。
、システムバスを介したプロセッサ間通信を利用するた
めシステムバス下に診断プロセッサがなければならず、
又システムバスを一定時間毎に使用するためシステムの
性能を低下させ、又システムバスに接続されていないプ
ロセッサは監視できない、又システムバスの制御を複雑
化させると云った欠点があった。
本発明の目的は、通常、各プロセッサに供される診断バ
スを利用して各プロセッサの正常動作の監視を行え、異
常があれば該プロセッサの上位装置へ通知することがで
きるプロセッサの正常動作チエツク方式を提供すること
にある。
スを利用して各プロセッサの正常動作の監視を行え、異
常があれば該プロセッサの上位装置へ通知することがで
きるプロセッサの正常動作チエツク方式を提供すること
にある。
本発明のプロセッサの正常動作チエツク方式は、診断プ
ロセッサ(DGP)と、マイクロプロダラム制御の複数
のプロセッサ(PU)と、前記PUの上位プロセッサ(
IOP>と、前記DGPとPUとを接続する診断バスと
、前記プロセッサ(PU)内のDGPによって診断バス
経由でセットできるレジスタ(RQ)と、前記RQがセ
ットされたことをプロセッサのマイクロプログラムが検
知するとマイクロプログラムによりセットされるPU内
の診断バスに接続されたレジスタ(AK)と、診断バス
経由にて前記AKを読み出し、AKの状態を監視するD
GP内の手段(PAT)と前記PATによりRQのセッ
トに対するAKのセットの応答がない事をDGPが検出
すると前記IOPへ通知する手段(○PD)とを有する
。
ロセッサ(DGP)と、マイクロプロダラム制御の複数
のプロセッサ(PU)と、前記PUの上位プロセッサ(
IOP>と、前記DGPとPUとを接続する診断バスと
、前記プロセッサ(PU)内のDGPによって診断バス
経由でセットできるレジスタ(RQ)と、前記RQがセ
ットされたことをプロセッサのマイクロプログラムが検
知するとマイクロプログラムによりセットされるPU内
の診断バスに接続されたレジスタ(AK)と、診断バス
経由にて前記AKを読み出し、AKの状態を監視するD
GP内の手段(PAT)と前記PATによりRQのセッ
トに対するAKのセットの応答がない事をDGPが検出
すると前記IOPへ通知する手段(○PD)とを有する
。
次に、本発明について図面を参照しつつ説明する。
第1図は本発明の一実施例である。
本システムは診断プロセッサDGPと、主記憶装置MM
Uと、入出カプロセッサIOPと、診断プロセッサDG
Pと主記憶装置MMLJと入出カプロセッサIOPとを
接続するシステムバスと、入出カプロセッサIOP下の
ローカルバスに接続された複数のプロセッサPUI、P
tJ2とを有する。
Uと、入出カプロセッサIOPと、診断プロセッサDG
Pと主記憶装置MMLJと入出カプロセッサIOPとを
接続するシステムバスと、入出カプロセッサIOP下の
ローカルバスに接続された複数のプロセッサPUI、P
tJ2とを有する。
診断プロセッサDGPと入出カプロセッサIOPとプロ
セッサPu1l、PU2とは診断バスにて接続され、入
出カプロセッサIOPとプロセッサPUI、PU2はと
もにマイクロプログラム制御機構MPCと、診断バスに
接続されたレジスタAK、RQとを有し、レジスタAK
はマイクロプログラム制御機構MPCによりセット、リ
セットされレジスタRQはマイクロプログラム制御機構
MPCに入力されている。監視手段PATによりプロセ
ッサPUI、PU2内のレジスタRQは診断バス経由で
セットされ、レジスタRQがセットされるとマイクロプ
ログラム制御機構MPCに入力され、マイクロプログラ
ムにセットされたことが通知される。
セッサPu1l、PU2とは診断バスにて接続され、入
出カプロセッサIOPとプロセッサPUI、PU2はと
もにマイクロプログラム制御機構MPCと、診断バスに
接続されたレジスタAK、RQとを有し、レジスタAK
はマイクロプログラム制御機構MPCによりセット、リ
セットされレジスタRQはマイクロプログラム制御機構
MPCに入力されている。監視手段PATによりプロセ
ッサPUI、PU2内のレジスタRQは診断バス経由で
セットされ、レジスタRQがセットされるとマイクロプ
ログラム制御機構MPCに入力され、マイクロプログラ
ムにセットされたことが通知される。
監視手段PATは入出カプロセッサIOPとプロセッサ
PLII、PU2が正常に動作しているか監視するため
に診断バス経由でレジスタRQをセットし、その後診断
バスにてレジスタAKが“°1パにセットされるのをチ
エツクする。
PLII、PU2が正常に動作しているか監視するため
に診断バス経由でレジスタRQをセットし、その後診断
バスにてレジスタAKが“°1パにセットされるのをチ
エツクする。
レジスタRQがセットされると、マイクロプログラムに
セットされた事が通知され、マイクロプログラムはレジ
スタAKをセットする。
セットされた事が通知され、マイクロプログラムはレジ
スタAKをセットする。
診断プロセッサDGPの監視手段PATは、プロセッサ
PUI、PU2内のレジスタAKをリードし、その状態
が1°゛になるのを待ち、II I IIになったのを
確認することにより正常動作中である事を分かる。
PUI、PU2内のレジスタAKをリードし、その状態
が1°゛になるのを待ち、II I IIになったのを
確認することにより正常動作中である事を分かる。
各プロセッサPUI; PU2がストール又は停止して
いれば、レジスタRQセットに対するレジスタAKセッ
トが返って来ないため、プロセッサPUI、PU2の異
常状態を知ることができる。
いれば、レジスタRQセットに対するレジスタAKセッ
トが返って来ないため、プロセッサPUI、PU2の異
常状態を知ることができる。
監視手段PATは、常時、順繰りに各プロセッサに対し
上記プロセッサPUI、PU2動作チエツクを実行する
。
上記プロセッサPUI、PU2動作チエツクを実行する
。
異常を検出したPATは上位プロセッサである入出カプ
ロセッサIOP/・、通知手段○PDで異常プロセッサ
を通知する。入出カプロセッサIOPは、ローカルハス
下のプロセッサPUI、Pじ2の異常を受信すると、そ
のプロセッサPUI、PU2の再イニシャライスを実行
する。
ロセッサIOP/・、通知手段○PDで異常プロセッサ
を通知する。入出カプロセッサIOPは、ローカルハス
下のプロセッサPUI、Pじ2の異常を受信すると、そ
のプロセッサPUI、PU2の再イニシャライスを実行
する。
以上に説明したように本発明は、各プロセッサに供され
た詑断バスを利用し、プロセッサに対するレジスタRQ
セットとそれに対するレジスタAKセットの応答をチエ
ツクすることにより、プロセッサかストール又は停止し
ている状態を少ないハードウェアて、検知でき、また計
断ハスに接続されている全てのプロセッサに対して、こ
のようなチエツクを行える。従って、チエツク対象プロ
セ・ソサを従来のようにシステムバス下のプロセッサた
けてなく全てのプロセッサに拡けられ、さらに、異常に
なっているプロセッサを上位プロセッサに通知する事に
より、異常ブLセッサを再イニシャライスてきるという
効果を有する。
た詑断バスを利用し、プロセッサに対するレジスタRQ
セットとそれに対するレジスタAKセットの応答をチエ
ツクすることにより、プロセッサかストール又は停止し
ている状態を少ないハードウェアて、検知でき、また計
断ハスに接続されている全てのプロセッサに対して、こ
のようなチエツクを行える。従って、チエツク対象プロ
セ・ソサを従来のようにシステムバス下のプロセッサた
けてなく全てのプロセッサに拡けられ、さらに、異常に
なっているプロセッサを上位プロセッサに通知する事に
より、異常ブLセッサを再イニシャライスてきるという
効果を有する。
第1図は本発明の一実施例を示す。
MMU・・主記憶装置、IOP・・・入出カプロセッサ
、DGP・・・誇断プロセッサ、PUI、PCl3・・
・プロセッサ、AK、RQ・・・レジスタ、MPC・・
・マイクロプロクラム制御機構、PAT・・・監視手段
、○PD・・通知手段。
、DGP・・・誇断プロセッサ、PUI、PCl3・・
・プロセッサ、AK、RQ・・・レジスタ、MPC・・
・マイクロプロクラム制御機構、PAT・・・監視手段
、○PD・・通知手段。
Claims (1)
- 診断プロセッサ(DGP)と、マイクロプログラム制御
の複数のプロセッサ(PU)と、前記PUの上位プロセ
ッサ(IOP)と、前記DGPとPUとを接続する診断
バスと、前記プロセッサ(PU)内のDGPによって診
断バス経由でセットできるレジスタ(RQ)と、前記R
Qがセットされたことをプロセッサのマイクロプログラ
ムが検知するとマイクロプログラムによりセットされる
PU内の診断バスに接続されたレジスタ(AK)と、診
断バス経由にて前記AKを読み出し、AKの状態を監視
するDGP内の手段(PAT)と前記PATによりRQ
のセットに対するAKのセットの応答がない事をDGP
が検出すると前記IOPへ通知する手段(OPD)とを
有する事を特徴とするプロセッサの正常動作チェック方
式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2276912A JPH04151738A (ja) | 1990-10-16 | 1990-10-16 | プロセッサの正常動作チェック方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2276912A JPH04151738A (ja) | 1990-10-16 | 1990-10-16 | プロセッサの正常動作チェック方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04151738A true JPH04151738A (ja) | 1992-05-25 |
Family
ID=17576123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2276912A Pending JPH04151738A (ja) | 1990-10-16 | 1990-10-16 | プロセッサの正常動作チェック方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04151738A (ja) |
-
1990
- 1990-10-16 JP JP2276912A patent/JPH04151738A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04151738A (ja) | プロセッサの正常動作チェック方式 | |
JPS6290068A (ja) | 予備系監視方式 | |
JP2004013723A (ja) | 共有メモリを使ったクラスタ構成を採用した情報処理システムの障害処理装置と方法 | |
JPH05224964A (ja) | バス異常通知方式 | |
JPH0314136A (ja) | マイクロプロセッサシステムの相互診断方式 | |
JPH01166161A (ja) | マルチプロセッサシステムの相互監視方式 | |
JPS6356755A (ja) | スレ−ブプロセツサの異常監視方式 | |
JPH11250026A (ja) | 並列マルチプロセッサシステムの障害リカバリ方法及び方式 | |
JPH04195455A (ja) | システム異常通知方式 | |
JPH04333963A (ja) | 障害処理方式 | |
JPH08106400A (ja) | プロセス入出力装置を二重化した二重化制御装置 | |
KR100257162B1 (ko) | 이중화 시스템에서 상대 시스템의 감시방법 및 장치 | |
JPH02129729A (ja) | データ処理装置 | |
JP2011022741A (ja) | コンピュータシステム、サービスプロセッサ、及びその診断方法 | |
JPS60254338A (ja) | マルチプロセツサの異常検出方式 | |
JPH0916425A (ja) | 情報処理システム | |
JPH0253156A (ja) | 入出力装置における異常監視装置 | |
JPH03111962A (ja) | マルチプロセッサ・システム | |
JPH0573345A (ja) | プロセツサ間接続制御装置 | |
JPH10124338A (ja) | 並列処理装置 | |
JPH0588926A (ja) | 監視制御系の自動切替回路 | |
JPS62264796A (ja) | 情報監視システム | |
JPH01224848A (ja) | マルチプロセッシングシステム | |
JPH0287260A (ja) | セフティインターロック機能をもつマルチcpuシステム | |
JPH04340649A (ja) | サブシステムのダウン検出方式 |