JPH04150584A - 光電変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は光電変換装置に係り、特に制御電極領域に光キ
ャリアを蓄積し、その光キャリアに対応する信号を主電
極領域から出力する複数のトランジスタと、 隣接するトランジスタの隣接する二つの制御電極領域間
の導通な制御する絶縁ゲート型トランジスタとを有する
光電変換装置に関するものである。

［従来の技術］ 近年、光電変換素子の高精細化に伴って、光電変換信号
出力が低下すること等から、光電変換された信号を増幅
して出力することが可能な増幅型の光電変換素子が注目
されている。このような増幅型の光電変換素子の中に、
バイポーラトランジシスタと同様な構成を有し、制御電
極領域となるベース領域に光照射により生成された電荷
を蓄積し、主電極領域となるエミッタから増幅された信
号を出力する光電変換素子（以下、バイポーラ型センサ
という、）がある。

以下、このバイポーラ型センサで画素を構成した光電変
換装置の説明を第５図を用いて行う。

第５図は、上記バイポーラ型センサを用いた光電変換装
置の回路構成図である。

同図において、１はバイポーラ型センサ（バイポーラト
ランジスタと等価）Ｔ、容量Ｃ，ＰＭＯＳトランジスタ
Ｍで構成される単位画素、２は水平駆動線、３は画素１
のバイポーラ型センサＴのエミッタと接続する垂直出力
線、４は垂直出力線３をリセットするためのＭＯＳ）−
ランジスタ、５は出力電圧を蓄積するための蓄積容量、
６は垂直出力線３と蓄積容量５とを接続するためのＭＯ
Ｓトランジスタ、７は水平圧力線、８は水平シフトレジ
スタの出力をゲートに受けて蓄積容量５の出力電圧を水
平出力線７に転送するためのＭＯＳトランジスタ、９は
アンプ、１０は水平出力線７をリセットするためのＭＯ
Ｓトランジスタ、１１は垂直シフトレジスタの出力で選
択されて、水平駆動線２ヘパルスを印加するためのバッ
ファＭＯＳトランジスタ、１２はバッファＭＯＳトラン
ジスタ１１に駆動パルスを加えるための端子、１３はＭ
ＯＳ）ランジスタ４のゲートにパルスを印加するための
端子、１４はＭＯＳ）ランジスタロのゲートにパルスを
印加するための端子、１５はリセット用のＭＯＳトラン
ジスタ１０のゲートにパルスを印加するための端子、１
６はアンプ９からの出力端子である。

なお、ＰＭＯ３）ランジスタＭのソース領域、ドレイン
領域は隣接するバイポーラ型センサＴのベース領域で構
成され、ＰＭＯＳトランジスタＭはベース領域間の絶縁
分離及び導通制御を行っている。

次に、第６図を用いて上記光電変換装置の動作について
説明する。

第６図は端子１２．１３．１４に印加されるパルスの波
形図である。

同図において、端子１２，１３．１４に印加されるパル
スをそれぞれφ＋ａ＋　　φ１３．φ１４とする。

パルスφ１．は正電圧、ＧＮＤ、負電圧の三つの電圧に
変化するパルスである。

パルスψ１．をロウレベル、パルスφ１４をハイレベル
として、ＭＯＳトランジスタ４をＯＦＦ状態、ＭＯＳト
ランジスタ６をＯＮ状態とし、さらにパルスφｌ讃を正
電圧として画素１に印加すると、容量Ｃを介してベース
電位が上昇し、バイポーラ型センサＴがＯＮ状態となっ
て、エミッタに信号がａカされ、出力信号はＭＯＳトラ
ンジスタ６を通して蓄積容量５に蓄積される。

次にパルスφ１ｓをハイレベル、パルスφ、４をロウレ
ベルとして、ＭＯＳトランジスタ４をＯＮ状態、ＭＯＳ
トランジスタ６をＯＦＦ状態とし、さらにパルスφ１．
を、画素１のＰＭＯ３トランジスタＭをＯＮ状態とする
程十分な負電圧とすると、選択された行のバイポーラ型
センサＴのベースはＧＮＤ電位にリセットされる。

次に、バイポーラ型センサＴのエミッタをＭＯＳトラン
ジスタ４を通してＧＮＤにし、パルスφ１２を正電圧と
して水平駆動線２に正電圧を印加して、バイポーラ型セ
ンサＴのベースのホールを消滅させてリセットを行い、
パルスφ１□をＧＮＤとして水平駆動線２の電位がＧＮ
Ｄに戻った時にバイポーラ型センサＴのエミッターベー
ス間が逆バイアスとなるようにして、蓄積動作を始める
。

このように、信号読み出し動作、リセット動作、蓄積動
作が垂直シフトレジスタのよって順次選択された行の各
画素について行われる。

また、上記光電変換装置に、リセット専用の垂直走査回
路を設けた、いわゆる電子シャッタ付きの光電変換装置
がある。

この光電変換装置の概略的な回路構成を第７図に示す。

この様な光電変換装置では、読み出し専用の読み出し垂
直走査回路６Ａの駆動タイミング七〇とリセット専用の
リセット垂直走査回路６Ｂの駆動タイミングｔｃとの期
間を変える事により露光期間（蓄積期間）を制御出来る
。６Ｃは水平走査回路、６Ｄは光電変換部、６Ｅは出力
アンプである。

［発明が解決しようとする課題］ しかしながら、上記第５図に示した光電変換装置では、
１本の水平駆動線に、正のパルスを加えて画素を動作さ
せ、負のパルスを加えてＰＭＯ３）ランシジスタＭのゲ
ートをＯＮ状態とする制御を行っていた。この場合、水
平駆動線の電位の振幅はデバイスの安定動作範囲で決ま
るため、負のパルスの振幅分だけ正のパルスの振幅が小
さ（なり、画素の飽和出力がその分だけ小さ（なるとい
う課題があった。また駆動パルスが正、ＧＮＤ、負の３
電圧値になるため、駆動パルスを供給する駆動系が複雑
になるという課題があった。

さらに、上記課題に加えて、第７図に示した光電変換装
置では、スチル画撮影に利用すると次のような問題が生
ずる。すなわち、特に、動（物体像を撮影した時、垂直
走査回路によって順次行が選択されてリセット動作が行
われて、その後順次蓄積動作に移行するために、各画素
の蓄積時刻が行ごとに異なり、撮像した画像に像歪が発
生する。

像歪を発生させないようにするためには、メカニカルシ
ャッタを併用し、メカニカルシャッタの開状態とする前
に、画素のリセット動作を順次行って（各水平行の画素
は順次蓄積動作状態となっていく）全画素のリセット動
作を終了させて撮影の初期状態にセットし、メカニカル
シャッタの開閉動作により露光時間（蓄積時間）を制御
し、メカニカルシャッタを閉状態とした後に読み出し動
作を行えばよい、しかし、このようにメカニカルシャッ
タを併用した時には、各画素を撮影の初期状態にセット
するために、画素信号の読み圧し時間と同じ時間が必要
である。そのために暗電流が増加する課題があった。

［課題を解決するための手段］ 本発明の光電変換装置は、制御電極領域に光キャリアを
蓄積し、その光キャリアに対応する信号を主電極領域か
ら出力する複数のトランジスタと、 隣接するトランジスタの隣接する二つの制御電極領域間
の導通を制御する絶縁ゲート型トランジスタとを有する
光電変換装置において、隣接するトランジスタごとに設
けられた前記絶縁ゲート型トランジスタを一括して導通
させて、前記複数のトランジスタを一括してリセットさ
せる第一リセット手段と、 前記複数のトランジスタの制御電極領域が主電極領域に
対して順方向となるようにバイアス電圧を印加し、前記
複数のトランジスタを順次リセットさせる第二リセット
手段と、 前記第二リセット手段によるリセット後、前記複数のト
ランジスタを露光させるシャッタ手段とを有することを
特徴とする。

［作　用］ 本発明は、光電変換装置のリセット動作を、隣接するト
ランジスタごとに設けられた前記絶縁ゲート型トランジ
スタを一括して導通させて、前記複数のトランジスタを
一括してリセットさせる第一のリセット動作１以下、−
括完全リセットという）と、 前記複数のトランジスタの制御電極領域を主電極領域に
対して順方向にバイアス電圧を印加し、前記複数のトラ
ンジスタを順次リセットさせる第二リセット動作（以下
、順次過渡リセットという）とにより行うことにより、
複数のトランジスタのリセットを行い、リセット時間を
短縮するものである。

なお、複数のトランジスタの制御電極領域の電位は一定
電位（例えばＧＮＤ）にしたまま、絶縁ゲート型トラン
ジスタのソース電位を変えることで、絶縁ゲート型トラ
ンジスタを一括して導通させて、前記複数のトランジス
タを一括して完全リセットを行えば、複数のトランジス
タの制御電極領域に加えるパルスの振幅を安定動作範囲
内の限度までとれるため、トランジスタの飽和出力が太
き（とれる、また駆動パルスが２値ですむため、パルス
の供給系が簡単になる。

［実施例〕 以下、本発明の実施例について図面を用いて詳細に説明
する。

まず、本発明の詳細な説明に先だって、本実施例の光電
変換装置が用いられるカメラシステムの構成について説
明する。

第４図にカメラシステムの概略図を示す。レンズ系１０
０を通った被写体像光は、メカニカルシャッタ２００を
経てセンサ３００へ照射される。このメカニカルシャッ
タの開閉割面により、センサ３００への被写体像光の入
射が制御される。センサ３００で光電変換された信号は
順次外部圧力され、信号処理系４００で画像信号処理が
行われ、Ｅ録系５００でメモリあるいはフロッピー等に
記録される。上記各構成要素はシステムコントローラ６
００により制御される。

第１図は本発明の光電変換装置の一実施例の回路構成図
である。

なお、第５図に示した光電変換装置と同一構成部材につ
いては、同一符号を付して説明を省略する。

同図において、各水平行の端部のＰＭＯＳ　）ランジス
タＭ′のソースは共通に接続されて、第一リセット手段
となるエミッタフォロワ回路１８に接続され、他方の端
部のＰＭＯＳトランジスタＭのドレインも共通に接続さ
れてエミッタフォロワ回路１８に接続される。各水平行
の他のＰＭＯＳ　トランジスタＭのソースも隣接するＰ
ＭＯＳ　トランジスタＭがＯＮ状態となるとエミッタフ
ォロワ回路１８に電気的に接続されることになる。４′
は垂直圧力線３を所定の電位（−ＶＶＣ）にリセットす
るためのＭＯＳトランジスタ、１３′はＭＯＳトランジ
スタ４′のゲートにパルスを印加するための端子、２０
は画素１を一括リセットする時の水平駆動線２の電位測
面用のＭＯＳトランジスタ、２１はＭＯＳトランジスタ
２０のゲートにパルスを印加する端子、５０は水平駆動
線２をＧＮＤあるいは正電位とするための端子である。

端子１２゜１３．１３’、１９，２１．５０に印加され
るパルスをそれぞれφ１□、φ３１．φ１３′、φ１．
。

φ１．φ、。とする。φＮ□　φ１．φ。は水平シフト
レジスタを制御するパルス、φ。、φＶｌ、　φｖ２は
垂直シフトレジスタを制御するパルスである。

端子２１にハイレベルのパルスφ２．を加え、端子５０
をＧＮＤレベルとして、水平駆動線２をＧＮＤに固定し
て、端子１９にハイレベルのパルスφ１．を加え、端部
のＰＭＯＳ　トランジスタＭ′のソースに正電位を印加
する。ここで、この正電位をＰＭＯＳ　トランジスタＭ
、Ｍ’をＯＮ状態とするに十分に高（設定することによ
り、全画素のバイポーラ型センサＴのベースを所定の正
電位に一括完全リセットすることが８来る。

なお、このように水平駆動線２をＧＮＤに固定した状態
で、バイポーラ型センサＴのベースを一括完全リセット
を行えば、水平駆動線２に入力する駆動パルスは従来の
３値から２値となり、読みａしパルスの振幅を大きくと
れる。このため、画素の飽和出力が太き（なってダイナ
ミックレンジが向上し、また駆動パルス供給系が簡略化
されるという効果がある。

以下、上記光電変換装置を第４図のセンサ３００として
用いた場合の動作について、第２図を用いて説明する。

第２図は、上転光電変換装置の制御動作の一実施例を示
す概略的なタイミング図である。

Ｔ０期間には、端子１３にハイレベルのパルスφ１．が
印加され、画素のバイポーラ型センサＴのエミッタ、及
び垂直信号線３はＭＯＳ）−ランジスタ４によりＧＮＤ
に固定されている。従って画素の圧力端子には不要な高
電圧の信号はない。

次のＴ１期間において、端子２１にパイレベルのパルス
φよ、が印加され、水平駆動線２はＧＮＤに固定される
。ここで端子１９にハイレベルのパルスφ３．を印加す
ると、ＰＭＯＳ　トランジスタＭ。

Ｍ′は導通状態となり、全画素バイポーラ型センサＴの
ベースは所定の正電位にリセットされ画素の受光部であ
るベースの残留電荷は除去される（−括完全リセット）
。なお、この期間にベース電位は数Ｖであり、このまま
Ｔｓ期間の順次過渡りセットを行うと、端子１２の駆動
電圧Ｖ、により、さらにベース電位が上昇する。ベース
電圧を異常に高くして、過渡リセットを行うと、瞬間的
であるが大電流が流れてしまう。この大電流をさけるた
めには、Ｔ３期間の一括完全リセット電圧を適度に低電
圧にするか、あるいは、Ｔ２期間に予備の一括過渡リセ
ットを行えばよい。

Ｔ２期間に予備の一括過渡リセットを行うには、端子１
３′にハイレベルのパルスを加え、垂直信号線３を負電
位−Ｖｖｃとして、画素のベース電位を負電位−Ｖｖｃ
に向かって収束させる。ベース電位がＧＮＤに近い電位
近辺でリセットを終了させ、Ｔｓ期間の順次過渡リセッ
トを行う。

この時、全画素はベース電位がほぼＧＮＤであるので、
Ｔ８期間の順次過渡リセットが行われない画素列のエミ
ッタがＧＮＤになっても、画素のリセット動作は行われ
ない（リーク電流は流れない）。

もし、Ｔ２期間の一括過渡リセット終了時、ベース電位
が０．２〜０．３Ｖ以上であれば、エミッタをＧＮＤに
した時にリセットが継続されリーク電流が流れ各画素列
毎のベース電位が異なる場合もある。

各画素列のベース電位を一定にするためには、Ｔ２期間
の一括過渡リセット時のエミッタ電位とＴｓ期間の順次
過渡リセット時のエミッタ電位は変えた方がよい。

Ｔ１期間は各画素の水平行の順次過渡リセット期間であ
る。Ｔ３期間が長いと画素で暗電流が発生するため、高
速に過渡リセットを行う必要がある０図示のタイミング
の様に各行の画素は順次過渡リセット動作が行われる。

Ｔｓ期間の順次過渡リセットが終了すると、Ｔ４期間に
おいて、メカニカルシャッタが“開”状態に制御され、
露光が開始される。図示のように露光期間中は、パルス
φ１．はハイレベルに保持され、ＭＯＳトランジスタ４
はＯＮ状態に保持されるので、画素の圧力端子であるエ
ミッタは基準電位に固定される。蓄積中、エミッタの基
準電位を順次過渡リセット電位と同じにした場合、強い
光によって画素が飽和すると、飽和電流は、基準電圧（
源）に流れてしまう。ここでメカニカルシャッタを閉じ
て、露光を終了し、信号電荷を読み出すと上記飽和電流
の残留分が信号に加算され、わずかであるがブルーミン
グが発生する。

そこで蓄積期間中、エミッタの基準電位を順次過渡リセ
ット電位よりも低く　（例えばＶ□、ｖｌ）に設定する
と、露光中の画素のｋＶ０閏　（ｋはエミッタ電位の変
化に対するベース電位の変化係数）に相当する分だけ早
（飽和してしまう。

しかし、メカニカルシャッタを閉じて、露光を終了し、
その後エミッタ電位を元に戻す（順次過渡リセット電位
）と、画素はｋＶａｍ＋ｖ＋分だけ飽和余裕ができ、そ
の結果、飽和していた画素は飽和でなくなる。従って信
号を読み出しても飽和電流は流れないので、ブルーミン
グは発生しない。

Ｔ１期間にはシャッタは“閉”状態に制御され、入射光
はな（なるので、ブルーミングを完全に除去出来る。

また本実施例においては、信号の読み出し期間中と画素
の一括完全リセット期間以外は、画素の出力端子を基準
電位に固定するので画素のリセットを正常に行うことが
出来、リセット電流も小さくて良い。

Ｔｓ期間は信号の読み出し期間である。Ｔｓ期間を第３
図のタイミング図で説明する。

同図において、七〇期間は垂直信号線３と蓄積容量５の
残留信号の除去期間である。

ｔ１期間に垂直走査回路によって選択された行の水平駆
動線２に駆動パルスφ、が印加され、画素の信号が蓄積
容量に転送される。この時の駆動パルスφ１．の印加電
圧ｖｓをＴ１期間の順次過渡リセット時の印加電圧■あ
より太き（すれば、画素は充分に順バイアス・され、画
素のｈｒｔが大きくても高速読み出しが出来、読み畠し
期間が短かくてよい、これは複数行の画素を駆動する時
に有利である。

１、期間は蓄積容量５にある信号の外部への出力期間で
ある。

［発明の効果］ 以上説明したように、本発明の光電変換装置によれば、 複数のトランジスタのリセットを高速に行う事が出来る
ので、暗電流の発生を小さくすることが出来る。

なお、複数のトランジスタの制御電極領域の電位を一定
電位にしたまま、絶縁ゲート型トランジスタのソース電
位を変えることで、絶縁ゲート型トランジスタを一括し
て導通させて、前記複数のトランジスタを一括して完全
リセットを行えば、複数のトランジスタの制御電極領域
に加えるパルスの振幅を安定動作範囲内の限度までとれ
るため、トランジスタの飽和出力が大きくとれる。また
駆動パルスが２値ですむため、パルスの供給系が簡単に
なる効果がある。

【図面の簡単な説明】

第１図は、本発明の光電変換装置の一実施例の回路構成
図である。 第２図は、上記光電変換装置の制御動作の一実施例を示
す概略的なタイミング図である。 第３図はＴ１期間のタイミング図である。 第４図はカメラシステムの概略図である。 第５図は、バイポーラ型センサを用いた光電変換装置の
回路構成図である。 第６図は端子１２，１３．１４に印加されるパルスの波
形図である。 第７図は従来の電子シャッタの説明図である。 １・・・画素、２・・・水平駆動線、３・・・垂直出力
線、４．４′・・・ＭＯＳトランジスタ、５・・・蓄積
容量、６・・・ＭＯＳ）−ランジスタ、７・・・水平出
力線、８・・・ＭＯＳ）ランジスタ、９・・・アンプ、
１０・・・ＭＯＳトランジスタ、１１・・・バッファＭ
ＯＳトランジスタ、１２・・・端子、１３．１３′・・
・端子、１４・・・端子、１５・・・端子、１６・・・
出力端子、１８・・・エミッタフォロワ回路、２０・・
・ＭＯＳトランジスタ、２１・・・端子、５０・・・端
子。 代理人　　弁理士　山　下　穣　平 第１図 第６図

Claims (2)

【特許請求の範囲】
1. （１）制御電極領域に光キャリアを蓄積し、その光キャ
   リアに対応する信号を主電極領域から出力する複数のト
   ランジスタと、 隣接するトランジスタの隣接する二つの制御電極領域間
   の導通を制御する絶縁ゲート型トランジスタとを有する
   光電変換装置において、 隣接するトランジスタごとに設けられた前記絶縁ゲート
   型トランジスタを一括して導通させて、前記複数のトラ
   ンジスタを一括してリセットさせる第一リセット手段と
   、 前記複数のトランジスタの制御電極領域が主電極領域に
   対して順方向となるようにバイアス電圧を印加し、前記
   複数のトランジスタを順次リセットさせる第二リセット
   手段と、 前記第二リセット手段によるリセット後、前記複数のト
   ランジスタを露光させるシャッタ手段とを有することを
   特徴とする光電変換装置。
2. （２）絶縁ゲート型トランジスタのソース電位を制御す
   ることにより、前記絶縁ゲート型トランジスタを一括し
   て導通させた請求項１記載の光電変換装置。