JP2002314884A - 感光装置の動作方法 - Google Patents

感光装置の動作方法

Info

Publication number
JP2002314884A
JP2002314884A JP2002071291A JP2002071291A JP2002314884A JP 2002314884 A JP2002314884 A JP 2002314884A JP 2002071291 A JP2002071291 A JP 2002071291A JP 2002071291 A JP2002071291 A JP 2002071291A JP 2002314884 A JP2002314884 A JP 2002314884A
Authority
JP
Japan
Prior art keywords
photodiode
charge
signal
fat zero
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002071291A
Other languages
English (en)
Inventor
Paul A Hosier
エイ ホジアー ポール
Scott L Tewinkle
エル テウィンクル スコット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of JP2002314884A publication Critical patent/JP2002314884A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/40—Picture signal circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】 【課題】 装置の動作の間、フォトダイオード上の電荷
の実際の値をサンプリングし、そのサンプル値を使用し
て以降のビデオ信号を修正して雑音を克服する。 【解決手段】フォトダイオード１０を有する感光装置に
おいて、フォトダイオードの応答の非直線部分が使用さ
れないようにする「ファットゼロ」バイアスがフォトダ
イオードに注入される。動作のすべてのサイクルごと
に、第１のファットゼロ電荷がフォトダイオードに置か
れ、そのあとサンプリングされる。次に、記録中の画像
からの光信号の蓄積の直前に、第２のファットゼロ電荷
がフォトダイオードに置かれる。フォトダイオードから
光信号＋第２ファットゼロが転送され、そこからサンプ
ル信号が差し引かれて、光信号だけが残る。このシステ
ムは感光装置内の固定パターン雑音とかなりの熱雑音の
両方を未然に除去する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、たとえばディジタルカ
メラあるいは文書スキャナに使用されているイメージセ
ンサに関し、より詳細には、ＣＭＯＳ回路を通じて出力
ラインへ出力するフォトダイオードのアレイをもつ装置
に関する。
【０００２】
【従来の技術】ディジタル文書スキャナやディジタルカ
メラに見られるようなイメージセンサアレイは、一般
に、結像された光学像、あるいは画像が載っている文書
をラスター走査し、各光センサによって検分された一組
の微小な画像区域を画像信号電荷へ変換する、線状の光
センサアレイで構成されている。蓄積（積分）期間後、
画像信号電荷は増幅され、順次に動作させられるマルチ
プレクサ動作トランジスタを通じて共通出力ラインすな
わちバスへ転送される。
【０００３】現在、そのような光センサの直線アレイを
作り出す一般に認められている２つの基本的技術、すな
わち電荷結合デバイス（ＣＣＤ）とＣＭＯＳとが存在す
る。ＣＭＯＳの場合は、光センサは当った光に応答して
電荷を出力するフォトダイオードの形をしている。走査
プロセスにおいては、各走査サイクル間に、所定の時間
順序でバイアス電荷とリセット電荷が加えられる。いく
つかの先行特許、例えば米国特許第５，０８１，５３６
号には、ＣＭＯＳ形イメージセンサ内の光センサからの
画像信号電荷を転送するための２ステージ転送回路が開
示されている。
【０００４】フォトダイオードを使用して感光装置を設
計する場合には、フォトダイオードの応答の中間部分
（そこでは、応答関数は高い直線性をもつ）の近くで生
じたフォトダイオードからの信号を使用することが望ま
しい。言い替えると、フォトダイオードの応答のより低
い部分からの光応答信号は非直線の傾向があるので、特
定の時間にフォトダイオードによって蓄積（積分）され
た光の量を表すものとして信用できない。フォトダイオ
ードの応答のより直線的な中間部分を利用する１つの技
法（上記米国特許に使用されている）は、光エネルギー
をフォトダイオード上に電荷として蓄積（積分）し、次
に転送回路を通じて転送する各動作サイクルごとに、フ
ォトダイオードの応答の非直線部分が使用されないよう
にする所定のバイアス電荷すなわちファットゼロ（fat
zero：本書では、その所定のバイアス電荷をファットゼ
ロという）をフォトダイオードに注入することである。
前記のファットゼロ・バイアスは、フォトダイオードの
応答の非直線部分が使用されないように、事実上フォト
ダイオードの電荷の「ポンプをプライム（呼び水をする
こと）」することに相当する。
【０００５】
【発明が解決しようとする課題】ファットゼロバイアス
を使用する感光装置の実際の応用において、２つの主要
な雑音源（出力画像信号の保全性に影響を及ぼすことが
ある）は、「固定パターン雑音」と「熱雑音」である。
最初のタイプの雑音（固定パターン雑音）は、どんな装
置においても、個々のフォトダイオードおよび種々のフ
ォトダイオードに関連する回路セットは性能にある程度
の差があること、そして異なる回路セット間の性能の差
は信号に影響を及ぼす固定パターン雑音を生じさせるこ
と、その結果、ビデオ信号の特定の部分セットが通過す
る特定の回路セットによっては、出力信号に一定パター
ンの歪が生じるという事実と関係がある。第２の熱雑音
は、導体内の電子の不規則な熱移動のために、時がたつ
につれて特定の回路セットの出力が変化することがあり
得るという事実によって起きる。
【０００６】米国特許第５，０８１，５３６号は、ＣＭ
ＯＳ形イメージセンサアレイ内のフォトダイオードにバ
イアス電荷を注入する転送回路の基本的アーキテクチャ
を開示している。米国特許第５，１０５，２７７号は、
スプリットクロックトランジスタ動作パルスを転送回路
に加えて、多数のフォトダイオードの中から変体を消去
するようにした前記米国特許第５，０８１，５３６号の
発明に対する改良を開示している。
【０００７】米国特許第５，８１２，７０３号は、ディ
ジタルカメラのような撮像装置内のすべての光センサに
関する雑音データを非揮発性メモリに格納することによ
って、特定の撮像装置に固有の固定パターン雑音を考慮
に入れるようにした撮像装置を開示している。
【０００８】本発明の目的は、装置の動作の間、フォト
ダイオード上にある電荷の実際の値をサンプリングし、
次にそれらの実際のサンプル値を使用してそれ以降のビ
デオ信号を修正することによって、前記の常に生じる雑
音源を克服することにある。
【０００９】
【課題を解決するための手段】本発明の一態様は、少な
くとも１個のフォトダイオードを有する感光装置を動作
させる方法である。フォトダイオードに第１バイアス電
荷を注入し、フォトダイオード上の第１バイアス電荷を
サンプリングして、サンプル信号を生成する。次に、フ
ォトダイオードに第２バイアス電荷を注入し、そのあと
フォトダイオード上に光信号を蓄積（積分）する。フォ
トダイオードから光信号と第２バイアス電荷を転送し、
光信号と第２バイアス電荷からサンプル信号を差し引
く。
【００１０】
【発明の実施の形態】本明細書の約束事として、図１の
回路要素は文字によって引用するが、その回路要素を動
作させる図２の信号は添え字として前記回路要素文字を
持つΦとして引用する。したがって、たとえば、ＳＨと
呼ばれるトランジスタでは信号ΦSHと呼ばれる信号によ
って動作する。また以下の回路図とタイミング図におい
て、回路図内の回路要素と、指示した回路要素に関連す
るタイミング図内の電位または他の信号の両方に対し同
じ添え字を使用している。
【００１１】図１は、本発明の一態様に係る光センサ
「セル」の１個の回路図である。一般に、フルカラー文
書スキャナには、多数の（たとえば、数百）のセルが使
用されている。各セルは少なくとも１個のフォトダイオ
ード１０と、関連する転送回路を含んでいる。この転送
回路は、図示した種々のゲート、詳細には、中間ノード
１２、リセットノード１４、低パワー増幅器１５、出力
増幅器１６および出力ライン１８のすべてを含んでい
る。それらは、最後にシフトレジスタ（図示せず）によ
る読出しの間、画像処理回路へ接続される。たとえばＣ
M、ＣR、ＣP、ＣLのように表したノードキャパシタンス
は、純粋に寄生であってもよいし、一定の値を持つよう
に設計してもよい。光センサチップ内の転送回路の総合
機能は、たとえば米国特許第５，１０５，２７７号に詳
細に説明されている。
【００１２】転送回路の基本機能は前記米国特許第５，
１０５，２７７号に詳細に記載されているが、簡単に述
べると、中間ノード１２は、フォトダイオード１０にＶ
FZとして示した「ファットゼロ」バイアス電荷を注入で
きる場所として使われる。前記米国特許第５，１０５，
２７７号に記載されているように、バイアス電荷注入の
目的は、フォトダイオードに直線範囲内で信号を出力さ
せることである。中間ノード１２の下流では、リセット
ノード１４とその関連回路によって、リセット電圧ＶR1
を転送回路に与えることができる。ＶR1は、フォトダイ
オード１０から転送回路を通じて、最後に増幅器１６を
通じて出力ライン１８の上に信号を取り出すような大き
さの電圧である。
【００１３】図１には、そのほかに、この実施例におい
て本発明を手助けする回路要素が存在する。それらの回
路要素は、以下に述べるように、それらを動作させる信
号で示してある。基本的なファットゼロ転送回路はトラ
ンジスタＴ１とＴ２が特徴となっているが、ファットゼ
ロ電圧ＶFZはトランジスタＦＺを起動させることによっ
てフォトダイオードに注入される。前記米国特許に述べ
られているように、基本的な転送回路はトランジスタＲ
１が起動されると電圧ＶR1によってリセットされる。
【００１４】ファットゼロバイアス電荷注入をサンプリ
ングし、一時的に格納する回路要素はキャパシタＣFZで
あり、それは一部の請求項においてサンプリング用キャ
パシタと呼ばれているものに相当する。キャパシタＣFZ
の第１面はサンプルホールドトランジスタＳＨに接続さ
れており、その第２面はトランジスタＲ２によって起動
される第２リセット電圧ＶR2に接続されている。また、
キャパシタＣFZのどちらかの面に、望ましい性能を得る
ため考慮に入れなければならない寄生キャパシタンスが
ある。トランジスタＳＨの寄生ゲートからドレインキャ
パシタンスへ電荷が結合する影響を最小にするために、
サンプルホールドキャパシタＣＨを使用している。この
電荷の結合は、信号に関して非線形のことがあり、さら
に信号範囲に割り込むこともあるので、望ましくない。
【００１５】種々の回路要素の動作は、最後に図１の各
接点に接続されたクロック手段（図示せず）によって所
定の時間に実行される。その重要性はこの分野では知ら
れている。クロック手段は、たとえば適切にプログラム
された汎用マイクロプロセッサで構成できるであろう。
【００１６】本発明に関係する図１の回路の全体動作
は、本発明の一実施例に従って図１の回路を動作させる
時の種々のトランジスタの動作を示す比較タイミング図
である図２を参照して、以下のように要約できる。図２
に、本発明の実施例の主なイベントを期間Ａ、Ｂ、Ｃ、
Ｄで示す（理解されるように、画像がフォトダイオード
に対し動くイメージ入力スキャナの場合のように、長い
時間にわたって画像を連続監視するために装置を使用す
る時、図２の一連の動作が繰返して起きる）。
【００１７】期間Ａにおいて、フォトダイオード１０
は、トランジスタＦＺとＴ１の動作によってその上に置
かれたソースＶFZからの初期ファットゼロ電荷を有す
る。このファットゼロ電荷はフォトダイオードのポンプ
をプライムするため使用される。言い替えると、前に引
用した米国特許に記載されているように、ファットゼロ
電荷はフォトダイオード応答曲線の直線の中間部分にお
いてフォトダイオードを動作させるため使用される。
【００１８】期間Ｂにおいて、セル内の他のノードがリ
セットされ、そしてフォトダイオードからファットゼロ
電荷がリセットノード１４へ転送され、総電圧ＶR1＋Ｖ
FZが低パワー増幅器１５によってバッファされた後、
「サンプル信号」と呼ぶことができるものとしてキャパ
シタＣFZに格納される。同時に、ソースＶR2から基準電
圧がキャパシタＣFZの他の面に加えられる。期間Ｃにお
いて、再びファットゼロバイアスがフォトダイオード１
０に置かれる。この時点で、蓄積（積分）期間、すなわ
ち、フォトダイオード１０に当っている光を使用可能な
光信号として蓄積（積分）する動作サイクルの部分がス
タートできる。
【００１９】蓄積時間の後、期間Ｄにおいて、得られた
蓄積光信号（Ｖsig）をリセットノードへ転送させるた
めに、セル内の中間の諸ノードがリセットされる。この
時点のリセットノード上の総電圧ＶR1＋ＶFZ＋Ｖsigは
ＣFZキャパシタへバッファされる。しかし、動作サイク
ルのこの時点で、ＣFZキャパシタの他の面はフロート状
態のままである。言い替えると、トランジスタＲ２は作
動していない。前にキャパシタＣFZに格納された電荷が
ＶR1＋ＶFZ＋ＶsigからＶR1＋ＶFZを差し引くので、画
素トランジスタ１６で得られる信号はＶR2＋Ｖsigであ
ろう。したがって、動作サイクルごとに、サンプル信号
（最初のファットゼロ電荷に等しい）は除去される。
【００２０】もっと基本的な言い方で述べると、上述の
実施例の動作は次の通りである。各動作サイクルごと
に、ファットゼロ電荷がフォトダイオードに注入され、
そのあとこのケースではキャパシタＣFZにサンプリング
される。信号電荷が蓄積する前に、別のファットゼロが
フォトダイオードに置かれる。したがって、サンプリン
グされたファットゼロ電荷は、保持され、そして同じサ
イクル内のファットゼロ＋信号出力から差し引かれる。
同じ回路要素セットが第１のサンプリングされたファッ
トゼロと第２の実際に使用されるファットゼロを経験す
るので、特定の回路要素セットに対応付けられる固定パ
ターン雑音は未然に除去される。すなわち、初期ファッ
トゼロサンプリングは「実験的制御」とみなすことがで
きる。２つのファットゼロの注入は非常に近い時間に起
きるので、熱雑音のかなりの成分は未然に除去される。
しかし、最終信号内のフォトダイオードｋＴ／Ｃ雑音成
分は約２の平方根だけ増加する。
【００２１】特許請求の範囲に関して例示した実施例の
構造と作用をはっきりさせるため、増幅器１５を通じて
電荷が読み出され、この実施例ではキャパシタＣFZに格
納される時、厳密に言うと、増幅器１５の出力はフォト
ダイオード１０から直接の電荷でなく、リセットノード
１４に保持されて、増幅器１５に入力されたフォトダイ
オード１０からの電荷に関係がある、すなわち表す出力
である。それにもかかわらず、増幅器１５を通じて電荷
を読み出し、それをキャパシタＣFZに格納することの効
果は、フォトダイオード１０上の電荷をサンプリング
し、格納しておいて、たとえば後の読出しプロセスにお
いて格納した電荷値を差し引く時に将来使用するためで
ある。
【００２２】実際の設計において、セルの総合応答度は
いくつかの要因によって決まる。収集された電荷は、リ
セットノードのキャパシタンスＣRによって決まる電圧
に変換され、その電圧から低パワー増幅器、ＦＺ減算回
路（ＣFZ／（ＣFZ＋ＣP））および画素増幅器のゲイン
を知るであろう。増幅器１５と１６のゲインは０．９８
〜０．９９の近くに容易に維持できる。もしＣFZを０．
５ｐＦにすれば、減算回路内の増幅器１６における寄生
キャパシタンスＣP（２０〜２５ｆＦ）は、減算回路の
ゲインを０．９５以下に下げないであろう。転送された
信号の線形性とセンサの全線形範囲は、注入されたファ
ットゼロ電荷の量と他のクロッキングレベルによって決
まるであろう。すべての増幅器が「オン」の時、全チッ
プパワーが高過ぎないように、しかしＣFZキャパシタに
対し電圧を設定する程度の高さであるように、低パワー
増幅器１５のパワーを十分に低く維持すべきである。
【００２３】この例示した実施例の多くの変形例が考え
られる。カラーまたはマルチピクセル動作のため、たと
えば３個の異なるフォトダイオード１０（各フォトダイ
オードは１つの原色のみを受け取るようにフィルタ処理
される）とトランジスタＴ１に1個の中間ノード１２を
共用させることによって、単一セルの中にフォトダイオ
ード１０とトランジスタＴ１を繰返すことができる。蓄
積時間について融通性が必要でなければ、Ｔ２とＲ１素
子は除くことができ、そしてファットゼロ注入とリセッ
トはＦＺ素子によって行うことができる。サンプルホー
ルドスイッチ（ＳＨトランジスタ）の結合とそれほど関
係がなければ、保持用キャパシタＣHは除くことができ
る。ＳＨトランジスタの結合と非常に関係があれば、Ｃ
Hに等しいキャパシタをスイッチの他の面に置くことが
でき、そして擬似位相ずれキャンセル用トランジスタを
ＣHノードに取り付けることができる。また、Ｒ２トラ
ンジスタに整合する擬似キャンセル用トランジスタをＣ
Pノードに追加することもできるであろう。増幅器は簡
単なソースフォロワを含む、どんな形式のものでもよ
い。画素増幅器１６はそれ自身のオフセットを除去する
洗練された設計のものにできるであろう。
【００２４】図３は、本発明を組み込んだ感光装置、こ
のケースでは、たとえばディジタル複写機またはファク
シミリに使用されるような全ページ幅イメージスキャナ
内の同様な設計の他のチップと既知のやり方で当接配列
できるチップ１００の外部から見える部分を示す平面図
である。図示のように、フォトダイオード１０の直線ア
レイが設けられている。各フォトダイオード１０は記録
すべき画像の小区域に対応している。入力スキャナの場
合は、記録すべき原稿シート上の画像がフォトダイオー
ドの直線アレイに対し動く、あるいは動かされるので、
画像の連続する小区域は長い時間かけて記録される。本
発明は、フォトダイオード１０の３つの直線アレイを有
するカラー装置に対しても同様に応用できる。各直線ア
レイは１つの原色の光を通す関連するフィルタを有して
いる。そのようなケースでは、それぞれに異なる色のフ
ィルタが付けられた３個のフォトダイオード１０は単一
中間ノード１２と他の回路を共用して単一セルを作るこ
とができる。本発明は、さらに、ディジタルカメラの場
合のように、フォトダイオードが２次元アレイで配置さ
れ、２次元アレイの横列または縦列（またはそれらの部
分）がセルを構成するように接続されている装置にも応
用できる。図３には、そのほかに、多くの接触パッド１
０２が示されている。チップ１００およびそれを搭載し
ているより大きな装置の特定の設計によっては、図１に
示したような種々の電圧入力はチップの外部またはチッ
プの内部から発することがあるので、接触パッド１０２
への入力はある程度までセルへの直接の電圧入力でもよ
いであろうし（図2に示したような個々の信号のクロッ
キングは外部装置たとえばマイクロプロセッサによって
実行されることを除いて）、あるいは簡単に、図２に示
したようなスイッチングを行うチップ搭載形タイミング
装置すなわちクロッキング装置への制御でもよいであろ
う。
【図面の簡単な説明】
【図１】本発明の一態様に係るフォトセンサ「セル」の
１個の回路図である。
【図２】本発明の一実施例に係る図１の回路の全体動作
を示す一組の比較タイミング図である。
【図３】本発明を組み込んだ感光装置の外部から見える
部分を示す平面図である。
【符号の説明】
１０ フォトダイオード １２ 中間ノード １４ リセットノード １５ 低パワー増幅器 １６ 出力増幅器 １８ 出力ライン １００ チップ １０２ 接触パッド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スコット エル テウィンクル アメリカ合衆国 ニューヨーク州 14519 オンタリオ バーグ ロード 193 Ｆターム(参考） 4M118 AA05 AB01 BA14 CA02 FA08 FA50 GC08 5C024 AX01 BX01 CX04 GX03 GY35 GZ04 GZ20 HX29 HX35 5F049 MA02 NA04 NB03 NB05 UA13 UA14

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも１個のフォトダイオードを有
    する感光装置を動作させる方法であって、 前記フォトダイオードに第１バイアス電荷を注入するス
    テップと、 前記フォトダイオード上の第１バイアス電荷をサンプリ
    ングして、サンプル信号を生成するサンプリングステッ
    プと、 前記フォトダイオードに第２バイアス電荷を注入するス
    テップと、 前記フォトダイオード上の光信号を蓄積するステップ
    と、 前記フォトダイオードからの前記光信号と前記第２バイ
    アス電荷とを転送するステップと、 前記光信号と前記第２バイアス電荷とから前記サンプル
    信号を差し引くステップと、 から成ることを特徴とする方法。
  2. 【請求項２】 前記サンプリングステップは、前記サン
    プル信号をキャパシタに格納するステップを含んでいる
    ことを特徴とする請求項１に記載の方法。
  3. 【請求項３】 前記差し引くステップは、前記サンプル
    信号を有するキャパシタを通じて前記光信号と前記第２
    バイアス電荷とを読み出すステップを含んでいることを
    特徴とする請求項２に記載の方法。
  4. 【請求項４】 前記格納ステップは、前記サンプル信号
    が前記キャパシタの第１面へ転送されると、所定の基準
    電圧を該キャパシタの第２面に加えるステップを含んで
    いることを特徴とする請求項２に記載の方法。
JP2002071291A 2001-03-22 2002-03-15 感光装置の動作方法 Pending JP2002314884A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/815,409 US6847400B2 (en) 2001-03-22 2001-03-22 Photosensitive apparatus wherein an initial charge on a photodiode is sampled and substracted during readout
US09/815409 2001-03-22

Publications (1)

Publication Number Publication Date
JP2002314884A true JP2002314884A (ja) 2002-10-25

Family

ID=25217708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002071291A Pending JP2002314884A (ja) 2001-03-22 2002-03-15 感光装置の動作方法

Country Status (2)

Country Link
US (1) US6847400B2 (ja)
JP (1) JP2002314884A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003271499A1 (en) * 2002-10-29 2004-05-25 Photonfocus Ag Optoelectronic sensor
JP3948433B2 (ja) * 2003-05-21 2007-07-25 コニカミノルタホールディングス株式会社 固体撮像装置
US8120077B2 (en) 2004-12-16 2012-02-21 Panasonic Corporation Solid-state imaging device comprising doped channel stop at isolation regions to suppress noise
EP2587794B1 (en) * 2008-04-07 2022-05-04 Cmosis NV Pixel and pixel array with global shutter
US8059173B2 (en) * 2008-09-26 2011-11-15 On Semiconductor Trading Ltd. Correlated double sampling pixel and method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5105277A (en) * 1990-12-24 1992-04-14 Xerox Corporation Process for canceling cell-to-cell performance variations in a sensor array
US5081536A (en) * 1990-12-24 1992-01-14 Xerox Corporation Image sensor array using two stage transfer having improved uniformity
US5148268A (en) * 1991-04-26 1992-09-15 Xerox Corporation Multiplexing arrangement for controlling data produced by a color images sensor array
US5742047A (en) * 1996-10-01 1998-04-21 Xerox Corporation Highly uniform five volt CMOS image photodiode sensor array with improved contrast ratio and dynamic range
US6201270B1 (en) * 1997-04-07 2001-03-13 Pao-Jung Chen High speed CMOS photodetectors with wide range operating region and fixed pattern noise reduction
US6459077B1 (en) * 1998-09-15 2002-10-01 Dalsa, Inc. Bucket brigade TDI photodiode sensor
US6646247B2 (en) * 2001-03-22 2003-11-11 Xerox Corporation Photosensitive apparatus in which an initial charge on a photodiode is sampled and the retransferred to the photodiode

Also Published As

Publication number Publication date
US20020135826A1 (en) 2002-09-26
US6847400B2 (en) 2005-01-25

Similar Documents

Publication Publication Date Title
US6914227B2 (en) Image sensing apparatus capable of outputting image by converting resolution by adding and reading out a plurality of pixels, its control method, and image sensing system
EP1515540B1 (en) Semiconductor device, and control method and device for driving unit component of semiconductor device
US7375748B2 (en) Differential readout from pixels in CMOS sensor
JP3493405B2 (ja) 固体撮像装置
KR100552946B1 (ko) 확장된 동적 범위의 이미지 센서 시스템
KR100399954B1 (ko) 아날로그 상호 연관된 이중 샘플링 기능을 수행하는씨모스 이미지 센서용 비교 장치
JP5173171B2 (ja) 光電変換装置、撮像装置及び信号読出方法
US5898168A (en) Image sensor pixel circuit
KR20000048439A (ko) 활성 화소 센서 및 그 제조 방법
JPS583630B2 (ja) 固体光像検出装置
US6995797B2 (en) Charge detecting device for a solid state imaging device
JP4300635B2 (ja) 固体撮像装置
US6646247B2 (en) Photosensitive apparatus in which an initial charge on a photodiode is sampled and the retransferred to the photodiode
JP2002314884A (ja) 感光装置の動作方法
JP4253908B2 (ja) 固体撮像素子およびその駆動方法、並びに固体撮像素子の信号処理方法
JP3624585B2 (ja) 固体撮像装置およびその駆動方法
JP2004015298A (ja) 固体撮像装置及びその駆動方法
JP4129080B2 (ja) 画像入力装置
JP2001218111A (ja) 固体撮像装置
JP4424049B2 (ja) 固体撮像装置および固体撮像装置の駆動方法
JP3288333B2 (ja) 光電変換装置
JPH0347623B2 (ja)
JP2002330345A (ja) 撮像装置
JPS5928069B2 (ja) 固体撮像装置
JPH09247354A (ja) 撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080526