JPH04145643A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04145643A
JPH04145643A JP26985290A JP26985290A JPH04145643A JP H04145643 A JPH04145643 A JP H04145643A JP 26985290 A JP26985290 A JP 26985290A JP 26985290 A JP26985290 A JP 26985290A JP H04145643 A JPH04145643 A JP H04145643A
Authority
JP
Japan
Prior art keywords
film
buried layer
insulating film
implanting
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26985290A
Other languages
English (en)
Inventor
Hiroshi Sato
浩 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP26985290A priority Critical patent/JPH04145643A/ja
Publication of JPH04145643A publication Critical patent/JPH04145643A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特にイオン注
入法による埋込層の形成方法に関する。
〔従来の技術〕
埋込層は、主にMO3構造では、ソフトエラー防止に、
バイポーラ構造ではサブコレクターとして高濃度の埋込
層が必要とされている。
従来、この種のイオン注入による埋込層形成方法は、直
に半導体基板にイオン注入し、イオン注入で形成された
不純物領域表面が露出した状態で、所望の不純物プロフ
ァイルを得るための純粋な窒素雰囲気あるいは純粋な窒
素雰囲気に微量の酸素を含むガス雰囲気で高温熱処理を
行い、その後エピタキシャル成長させ埋込層を形成して
いる。
〔発明が解決しようとする課題〕
上述した従来のイオン注入による埋込層形成方法では、
まず第一に、直に半導体基板にイオン注入するため、注
入による損傷量が大きく、それらが基で転位や積層欠陥
などの格子欠陥が入りやすいという欠点がある。
第二に、イオン注入で形成された不純物領域表面が露出
した状態で、所望の不純物プロファイルを得るため純粋
な窒素雰囲気あるいは純粋な窒素雰囲気に微量の酸素を
含むガス雰囲気で高温熱処理を行うため、半導体基板表
面を局所的に窒化し表面を荒す。また酸化性雰囲気は格
子欠陥を増長させるという悪影響がある。
これらの格子欠陥は、P−N接合リークを発生させる原
因ともなり、デバイスの電気的特性を劣化させるという
欠点がある。
〔課題を解決するための手段〕
本発明のイオン注入による高濃度の埋込層形成方法は、
格子欠陥の発生を抑制するため、半導体基板上に薄い絶
縁膜を形成し、所望の不純物を高注入量でイオン注入し
た後、化学気相成長法(CVD)により絶縁膜を形成し
、その後所望の不純物プロファイルを得るために、純粋
な窒素雰囲気中で1000℃以上の高温熱処理を行う工
程を有している。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図(a)〜(c)は本発明の第1の実施例の工程断
面図である。
低濃度P型の面方位(100)を有するシリコン基板1
上全面に、900℃で水蒸気を含む酸化性雰囲気でSi
○2膜2をイオン注入保護膜として20nm程度形成し
た。その後As(ひ素)イオン3を加速エネルギー70
KeV、注入量1×1016a t om s /cs
2で注入する。その際、Asイオン3は、S i 02
膜2を介してシリコン基板1に注入されるわけであるし
第1図(a)]。
その後、常圧CVD装置をもちい、ガス流量02  B
o、0cc/mia、、SiH415cc/−1,成長
温度400℃の成長条件でCVD5i02膜4を約20
0nm堆積し、純粋な窒素雰囲気中で1140℃の高温
熱処理を3.5時間行った[第1図(b)]、従来の技
術と比較するため、Asイオン注入を上記同様のシリコ
ン基板上全面に直に行い、イオン注入で形成された不純
物領域表面が露出した状態で上記同様の熱処理を行った
更に、本実施例によるウェハーと従来の技術によるウェ
ハーに、シリコンエピタキシャル層5をジクロロシラン
(S 1H2C12) 、塩酸(HC1) 、水素(H
2)ガスとドーピングガスとしてホスフィン(PH5)
を温度1080’C5真空度80Torrでランプ加熱
炉で化学反応させ、2.0μm成長させ、N型埋込層6
を形成した[第1図(C)コ。
その後、弗酸(HF)、酢酸(CH3C00H)、硝酸
(HNO,) 、クロム酸(Cros>、硝酸銅(Cu
(NO3))を各々2:2+1:1:2の比で混合した
液(Wright  etch)に上記ウェハーを1分
間浸し、選択エッチを行った後、光学顕微鏡を用いてエ
ッチピットの観察を行った。
その結果、従来法ではエッチビット密度〜105cm−
2観察されたのに対し、本実施例による埋込層形成法は
エッチピットは観察されず、本実施例の優位性が認めら
れた。
次に、本発明の第2の実施例について説明する。本実施
例では、第1の実施例のAsイオンをボロンイオンに代
えて埋込層を形成した。
まず、低濃度P型の面方位(100)を有するシリコン
基板1上全面に、900”Cで水蒸気を含む酸化性雰囲
気でSi○2膜2をイオン注入保護膜として60nm程
度形成した。その後、ボロンイオンを加速エネルギー1
50KeV、注入量IX10”atoms/cs+2で
注入する。その際、ボロンイオンは、S i 02膜2
を介してシリコン基板1に注入されるわけである。この
後、第1の実施例と同様にして埋込層を形成し、W i
 r i ght  etchin、gにより格子欠陥
評価を行ったところ格子欠陥のない埋込層が形成された
〔発明の効果〕
以上説明したように本発明は、半導体基板上に薄い絶縁
膜を形成し、所望の不純物を高注入量′でイオン注入し
た後、化学気相成長法(CVD 。
Chemical Vapor Deposition
)により絶縁膜を形成し、その後所望の不純物プロファ
イルを得るために、純粋な窒素雰囲気中で1000°C
以上の高温熱処理を行う事により、格子欠陥のない高濃
度の埋込層を容易に形成できるという効果がある。
【図面の簡単な説明】
第1図(a)〜(C)は本発明の第1の実施例の工程断
面図を示す。 1・・・シリコン基板、2・・・5102膜、3・・・
As(ひ素)イオン、4・・・CVD  SiC2膜、
5・・。 エピタキシャル層、6・・・N型埋込層。

Claims (1)

  1. 【特許請求の範囲】 1、不純物をイオン注入することにより高濃度の埋込層
    領域を形成する半導体装置の製造方法において、半導体
    基板上に薄い絶縁膜を形成する工程と、所望の不純物を
    高注入量でイオン注入する工程と、化学気相成長法によ
    り絶縁膜を形成する工程と、窒素雰囲気中で高温熱処理
    を行う工程とを有することを特徴とする半導体装置の製
    造方法。 2、前記半導体基板は、シリコン基板であり、前記絶縁
    膜は二酸化シリコンであることを特徴とする請求項1記
    載の半導体装置の製造方法。
JP26985290A 1990-10-08 1990-10-08 半導体装置の製造方法 Pending JPH04145643A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26985290A JPH04145643A (ja) 1990-10-08 1990-10-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26985290A JPH04145643A (ja) 1990-10-08 1990-10-08 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04145643A true JPH04145643A (ja) 1992-05-19

Family

ID=17478096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26985290A Pending JPH04145643A (ja) 1990-10-08 1990-10-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04145643A (ja)

Similar Documents

Publication Publication Date Title
US5273930A (en) Method of forming a non-selective silicon-germanium epitaxial film
KR100328188B1 (ko) 반도체 기판,고체 촬상 장치 및 그 제조 방법
US9334583B2 (en) Method of preventing auto-doping during epitaxial layer growth by cleaning the reaction chamber with hydrogen chloride
JPH0744189B2 (ja) インサイチュ・ドープされたn型シリコン層の付着方法およびNPNトランジスタ
JPS6329928A (ja) シリコン上にガリウムヒ素をエピタキシヤル成長せしめる方法
Hsieh et al. Silicon homoepitaxy by rapid thermal processing chemical vapor deposition (RTPCVD)—A review
JPH08191140A (ja) Soi基板の製造方法
US8329532B2 (en) Process for the simultaneous deposition of crystalline and amorphous layers with doping
EP0772230A1 (en) Method of epitaxial growth of a film for semiconductor devices
US20240063027A1 (en) Method for producing an epitaxial wafer
US20230028127A1 (en) Method for manufacturing epitaxial wafer and epitaxial wafer
JPH04145643A (ja) 半導体装置の製造方法
JP2022125625A (ja) エピタキシャルウェーハの製造方法
CN1514472A (zh) 一种厚膜图形化绝缘体上的硅材料的制备方法
JPH06216137A (ja) 半導体装置およびその製造方法
JPS6392030A (ja) 半導体装置の製造方法
CN108010840B (zh) 掺杂半导体器件的制备方法和半导体器件
Oleszek et al. Heteroepitaxial Growth of SixGe1− x Alloys by Thermal Decomposition of SiH4 and GeH4
JPH0196923A (ja) エピタキシャル成長方法
Nagao et al. Crystalline film quality in reduced pressure silicon epitaxy at low temperature
JPH0247836A (ja) 半導体装置の製造方法
JPH03218622A (ja) 不純物ドーピングの方法
JPH03235326A (ja) 半導体装置の製造方法
JPH03278525A (ja) 半導体装置の製造方法
JPS59134819A (ja) 半導体基板の製造方法