JPH04137791A - プリント基板実装法 - Google Patents
プリント基板実装法Info
- Publication number
- JPH04137791A JPH04137791A JP2260986A JP26098690A JPH04137791A JP H04137791 A JPH04137791 A JP H04137791A JP 2260986 A JP2260986 A JP 2260986A JP 26098690 A JP26098690 A JP 26098690A JP H04137791 A JPH04137791 A JP H04137791A
- Authority
- JP
- Japan
- Prior art keywords
- output port
- microcomputer
- output
- terminal arrangement
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は電気回路のプリント配線基板のパターン実装法
に関するものである。
に関するものである。
従来の技術
近年、技術が発達し様々な分野で電気回路を応用する機
会が増え、それに伴なって高機能化が進み電気回路の実
装規模は増大の一途をたどっている。
会が増え、それに伴なって高機能化が進み電気回路の実
装規模は増大の一途をたどっている。
以下、図面を参照しながら、上述した従来のプリント配
線基板のパターン実装について説明する。
線基板のパターン実装について説明する。
第６図、第６図は従来のプリント基板実装法の一例を示
すものである。
すものである。
第６図において、１はマイクロコンピュータ（以下マイ
コンと称す）、２は表示器（ここではＦＬとする）など
の被制御回路である。第６図はマイコンの出カポ−）Ｐ
。−Ｐ６を使用して、ＦＬなどの表示器を点灯させよう
としているものである。又、第６図は第６図の回路をプ
リント基板に実装するだめのプリント基板の配線パター
ンでハツチング部が配線部であり、実装面から基板を透
過した図面である。第６図において、１．２は第６図に
対応するものであり、３はプリント基板であシ、４はジ
ャンパー線である。第５図・第６図は回路及びパターン
の主要部分を記載している。
コンと称す）、２は表示器（ここではＦＬとする）など
の被制御回路である。第６図はマイコンの出カポ−）Ｐ
。−Ｐ６を使用して、ＦＬなどの表示器を点灯させよう
としているものである。又、第６図は第６図の回路をプ
リント基板に実装するだめのプリント基板の配線パター
ンでハツチング部が配線部であり、実装面から基板を透
過した図面である。第６図において、１．２は第６図に
対応するものであり、３はプリント基板であシ、４はジ
ャンパー線である。第５図・第６図は回路及びパターン
の主要部分を記載している。
第６図の回路で、マイコン１の出カポ−）Ｐ。〜Ｐ６で
ＦＬ表示管２のＰ。−Ｐ６を制御することによって表示
させる時、第６図のようにマイコン１とＦＬ表示管２の
対応する端子配列が異なる時、第６図の様にマイコン１
とＦＬ表示管２の間にプリント基板実装において配線を
入れ替えるだめのジャンパー線４を挿入していた。
ＦＬ表示管２のＰ。−Ｐ６を制御することによって表示
させる時、第６図のようにマイコン１とＦＬ表示管２の
対応する端子配列が異なる時、第６図の様にマイコン１
とＦＬ表示管２の間にプリント基板実装において配線を
入れ替えるだめのジャンパー線４を挿入していた。
発明が解決しようとする課題
しかしながら上記のような構成によると、入れ替えのた
めジャンパー線４が必要になり、マイコン１とＦＬ表示
管２の間隔が大きくなり、電波妨害などの点で好ましく
ない。又、入れ替えの配線が複数本になると実装上困難
であるという問題点を有していた。
めジャンパー線４が必要になり、マイコン１とＦＬ表示
管２の間隔が大きくなり、電波妨害などの点で好ましく
ない。又、入れ替えの配線が複数本になると実装上困難
であるという問題点を有していた。
本発明は上記問題点に鑑み、プリント基板実装において
、端子配列の異なる部品間の結線を容易に実現し得るプ
リント基板実装法を提供するものである。
、端子配列の異なる部品間の結線を容易に実現し得るプ
リント基板実装法を提供するものである。
課題を解決するための手段
上記問題点を解決するために本発明は、プリント配線基
板において、マイコンあるいは、ケートアレイなどの使
用しない端子を上記マイコン、ゲートアレイの電気的動
作とは無関係な入力端子、あるいは固定電位出力とし、
プリント基板の配線パターンを前記端子を介して配線す
ることを特徴とするプリント基板実装法である。
板において、マイコンあるいは、ケートアレイなどの使
用しない端子を上記マイコン、ゲートアレイの電気的動
作とは無関係な入力端子、あるいは固定電位出力とし、
プリント基板の配線パターンを前記端子を介して配線す
ることを特徴とするプリント基板実装法である。
作用
本発明は上記した構成によって、マイコンあるいはゲー
トアレイの実質的な端子配列をそれに接続される回路部
品の端子配列に合わせることによってプリント配線基板
の実装を容易にし、実装面積を軽減させることができる
ものである。
トアレイの実質的な端子配列をそれに接続される回路部
品の端子配列に合わせることによってプリント配線基板
の実装を容易にし、実装面積を軽減させることができる
ものである。
実施例
以下本発明の一実施例について、図面を参照しながら説
明する。
明する。
第１図は本発明の第１の実施例を示す回路図で、第２図
は第１図のプリント基板実装例を示す。第１図及び第２
図については従来例の第５図、第６図に対応する部位に
は同じ番号を付して説明を省略し、従来例と異なるとこ
ろの説明を行なう。
は第１図のプリント基板実装例を示す。第１図及び第２
図については従来例の第５図、第６図に対応する部位に
は同じ番号を付して説明を省略し、従来例と異なるとこ
ろの説明を行なう。
第１図において、出力ポートＰ３の配線をするためにマ
イコンの出力ポートＰ５と出力ポートＰ６の間に出力ポ
ートＰ７として出力を電気的にオフ状態にしたものを準
備する。ＦＬの表示用ボートは通常ｐチャンネル出力の
プルダウン抵抗性であるからこの結果、出力ポートＰ７
はプルダウン抵抗ヲ介してプルダウン電位の低電位の
固定出力となる。そこで出力ポートＰ、を出力ポートＰ
２に継なぐことによって出力ポートＰ１は出方ボートＰ
３同様の動作をする。従ってマイコン１側の端子配列と
ＦＬ表示管２の端子配列が同一になシ、第２図の様に各
々の端子を単純に接続可能となる。
イコンの出力ポートＰ５と出力ポートＰ６の間に出力ポ
ートＰ７として出力を電気的にオフ状態にしたものを準
備する。ＦＬの表示用ボートは通常ｐチャンネル出力の
プルダウン抵抗性であるからこの結果、出力ポートＰ７
はプルダウン抵抗ヲ介してプルダウン電位の低電位の
固定出力となる。そこで出力ポートＰ、を出力ポートＰ
２に継なぐことによって出力ポートＰ１は出方ボートＰ
３同様の動作をする。従ってマイコン１側の端子配列と
ＦＬ表示管２の端子配列が同一になシ、第２図の様に各
々の端子を単純に接続可能となる。
以上のように本実施例によれば、マイコンの出力ポート
Ｐ７をプルダウン抵抗を介して固定電位出力として出力
ポートＰ５ の配線を出方ボートＰ７を介して行なう
ことによって、端子配列の異なるＰＬ表示管へのプリン
ト基板実装を容易にできる。
Ｐ７をプルダウン抵抗を介して固定電位出力として出力
ポートＰ５ の配線を出方ボートＰ７を介して行なう
ことによって、端子配列の異なるＰＬ表示管へのプリン
ト基板実装を容易にできる。
第４図は本発明の第２実施例を示すプリント基板実装法
の配線図である。第３図は本発明の第２の実施例の回路
図である。
の配線図である。第３図は本発明の第２の実施例の回路
図である。
第３図において第１図と異なるのは、マイコン１の制御
信号に直列に抵抗６を挿入することで、他は第１の実施
例と同様である。
信号に直列に抵抗６を挿入することで、他は第１の実施
例と同様である。
以下筒２の実施例について図面を参照しながら第３図は
マイコン１によシ２つの制御信号ＣＬＫとＤＴによって
制御される被制御回路２との接続を示したものであり、
その実装例を表す平面図が第４図である。今、マイコン
１、被制御回路２の双方が物理的条件のもとプリント基
板の外形端に配置する必要があるときを考える。
マイコン１によシ２つの制御信号ＣＬＫとＤＴによって
制御される被制御回路２との接続を示したものであり、
その実装例を表す平面図が第４図である。今、マイコン
１、被制御回路２の双方が物理的条件のもとプリント基
板の外形端に配置する必要があるときを考える。
制御信号はシリアル式でマイコン１についてＣＬＫ 、
ＤＴ端子はハードウェアで行なっているとすると、第４
図のようにプリント基板上では配線パターン入れ替えの
だめのジャンパー線か挿入できない。そこで、マイコン
１のＰ。、Ｐ、ヲ入カボートとして使用し、マイコンプ
ログラム動作上無関係にして、制御信号ＣＬＫ 、ＤＴ
配線を抵抗６を介してＰ。＋Ｐ１に接続し、それらを更
にＰｏＩＰｌ を介して被制御回路２に接続すること
でプリント基板実装が可能となる。
ＤＴ端子はハードウェアで行なっているとすると、第４
図のようにプリント基板上では配線パターン入れ替えの
だめのジャンパー線か挿入できない。そこで、マイコン
１のＰ。、Ｐ、ヲ入カボートとして使用し、マイコンプ
ログラム動作上無関係にして、制御信号ＣＬＫ 、ＤＴ
配線を抵抗６を介してＰ。＋Ｐ１に接続し、それらを更
にＰｏＩＰｌ を介して被制御回路２に接続すること
でプリント基板実装が可能となる。
発明の効果
以上のように本発明は、マイコンあるいは、ゲートアレ
イなどの使用していない端子をその動作子とし、プリン
ト配線パターンを前記端子を介して配線することによっ
てプリント配線基板実装を容易にしプリント基板実装面
積を軽減することができる。
イなどの使用していない端子をその動作子とし、プリン
ト配線パターンを前記端子を介して配線することによっ
てプリント配線基板実装を容易にしプリント基板実装面
積を軽減することができる。
第１図は本発明の第１の実施例のプリント基板実装の構
成を示す回路図、第２図は第１の実施例のプリント基板
実装側状態を示す平面図、第３図は本開明の第２の実施
例のプリント基板実装の構成を示す回路図、第４図は第
２の実施例におけるプリント基板実装側状態を示す平面
図、第６図は従来のプリント基板の実装状態を示す回路
図、第６図は従来のプリント基板実装状態を示す平面図
である。 １・・・・・・マイコン、２・・・・・・被制御回路、
３・・・・・・プリント基板、４・・・・・・ジャンパ
ー線、６・・・・・抵抗素子。 代理人の氏名 弁理士 小鍜治 明 ほか２名第 図 第 図 第 図 第 図
成を示す回路図、第２図は第１の実施例のプリント基板
実装側状態を示す平面図、第３図は本開明の第２の実施
例のプリント基板実装の構成を示す回路図、第４図は第
２の実施例におけるプリント基板実装側状態を示す平面
図、第６図は従来のプリント基板の実装状態を示す回路
図、第６図は従来のプリント基板実装状態を示す平面図
である。 １・・・・・・マイコン、２・・・・・・被制御回路、
３・・・・・・プリント基板、４・・・・・・ジャンパ
ー線、６・・・・・抵抗素子。 代理人の氏名 弁理士 小鍜治 明 ほか２名第 図 第 図 第 図 第 図
Claims (1)
- マイクロコンピュータまたは、ゲートアレイなどの使
用しない端子を上記マイクロコンピュータまたはゲート
アレイの電気的動作とは無関係な入力端子、あるいは固
定電位出力とすることによってプリント基板の配線パタ
ーンを前記端子を介して配線することを特徴とするプリ
ント基板実装法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2260986A JP2979618B2 (ja) | 1990-09-28 | 1990-09-28 | プリント基板実装法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2260986A JP2979618B2 (ja) | 1990-09-28 | 1990-09-28 | プリント基板実装法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04137791A true JPH04137791A (ja) | 1992-05-12 |
| JP2979618B2 JP2979618B2 (ja) | 1999-11-15 |
Family
ID=17355486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2260986A Expired - Fee Related JP2979618B2 (ja) | 1990-09-28 | 1990-09-28 | プリント基板実装法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2979618B2 (ja) |
-
1990
- 1990-09-28 JP JP2260986A patent/JP2979618B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2979618B2 (ja) | 1999-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5805428A (en) | Transistor/resistor printed circuit board layout | |
| JP3800937B2 (ja) | ブリッジボード | |
| JPH10126014A (ja) | 回路基板 | |
| JPH04137791A (ja) | プリント基板実装法 | |
| JPH0648541Y2 (ja) | 液晶表示装置 | |
| JP2539438Y2 (ja) | 液晶表示装置 | |
| JP2843723B2 (ja) | フレキシブルプリント基板による蛍光表示管とプリント基板の接続構造 | |
| JP2521599Y2 (ja) | 電子時計 | |
| JPH0626944Y2 (ja) | 液晶表示装置 | |
| JPH051140Y2 (ja) | ||
| JPH0353603A (ja) | 入力バッファ回路 | |
| JPS61198699A (ja) | 回路基板の実装方法 | |
| JP2001134209A (ja) | 表示装置 | |
| JPH0429494Y2 (ja) | ||
| JPH0338354A (ja) | サーマルヘッドアレイの導線接続構造 | |
| JPH0742048U (ja) | 電気接続装置 | |
| JPH0410706Y2 (ja) | ||
| JPH08161118A (ja) | ディスクドライブ装置 | |
| JPH114052A (ja) | プリント配線板 | |
| TWM583554U (zh) | 具有雙焊墊結構的面板單元 | |
| JPH06325928A (ja) | 汎用性ソレノイドドライバー回路基板、回路及びその製造方法 | |
| JP2000133895A (ja) | 基板上のパターン配線構造及びその設計方法 | |
| JPH10341063A (ja) | プリント基板 | |
| JPH08203712A (ja) | 信号終端用デバイス | |
| JPH043025A (ja) | 表示パネルの接続構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |