JPH0413681Y2 - - Google Patents

Description

【考案の詳細な説明】 ＜考案の技術分野＞ この考案は並列信号を取込んで各種の制御を行
なう場合に用いることができるデータ処理装置に
関し、特に信号に雑音が混入してもその影響を確
実に除去することができるデータ処理装置を提供
しようとするものである。

＜考案の背景＞ 例えばバイメタルのような感熱素子により被測
定体の温度が所定値以上か以下かを複数点にわた
つて測定し、その状態をマイクロコンピユータに
取込む場合、或は複数のリードリレーを配置し被
測定体の存在位置を判定し、その状態をマイクロ
コンピユータに取込むような場合に、各バイメタ
ル或はリードリレーのような各センサスイツチの
状態を一定時間毎に読込む必要がある。

このような場合に読込みのタイミングとセンサ
スイツチの転換のタイミングが一致したとする
と、チヤタリングの影響により誤まつたデータを
読込むおそれがある。

＜従来技術＞ このような不都合を解消するために従来採られ
ている方法としてはセンサスイツチの状態を一定
時間おいて２回読み取り、そのデータが一致した
ときデータとして採用し、一致しない場合は同じ
動作を再び行なう２度読み照合がある。

然し乍らこの方法によるとき次のような不都合
が生じる。

通常は一定の周期でセンサスイツチの状態を
読込んでいるが、センサスイツチの状態が転換
した直後の状態では１回目のデータと２回目の
データに不一致が発生する。このため再度デー
タの取込みを行なうため真のデータが得られる
までに時間遅れが生じる欠点がある。

複数のセンサスイツチの状態を読取るとき、
その中の一つの状態が不一致になると他の全て
の読取りデータを無効にしてしまうから効率が
悪い。

＜考案の目的＞ この考案は信頼性の高いデータを高速度で得る
ことができるデータ処理装置を提供しようとする
ものである。

＜考案の構成＞ この考案はデータ処理装置が並列データの各ビ
ツト毎に設けられ、周期的に新１ビツトデータを
読取る読取り手段と、その読取り手段により前回
読取られた１ビツトデータを記憶する第１記憶手
段と、読取り手段により読取られた新１ビツトデ
ータと第１記憶手段に記憶された１ビツトデータ
とを比較する比較手段と、この比較手段により一
致が検出されたとき、読取り手段により読取られ
た新１ビツトデータを取り出して出力端子へ出力
する出力手段と、出力端子の１ビツトデータを上
記読取りと同期して分岐記憶する第２記憶手段
と、上記比較手段により不一致が検出されたと
き、第２記憶手段に記憶された１ビツトデータを
取出して出力する出力手段とを設け、同じ１ビツ
トデータを続けて２度読取つた場合に１ビツトデ
ータが変わる可能性があるものと判定して新１ビ
ツトデータを採用し、新１ビツトデータと第１記
憶手段に記憶された１ビツトデータが異なる場合
は第２記憶手段に記憶された１ビツトデータをそ
のままデータとして採用する。

このように構成することにより雑音が一時的に
混入したとしても、その雑音をデータとして取込
むことを防止できる。よつて取込んだデータの信
頼性を向上できる。また例えばセンサスイツチが
転換した時点でデータが不一致になつてもそのと
き第２記憶手段に記憶された１ビツトデータを出
力し、次の取込時には真のデータを出力すること
ができるから真のデータが得られるまでの時間遅
れは小さい。よつて高速度で真のデータを取込む
ことができる。

また１ビツトデータを一度取込む毎に新１ビツ
トデータ又は前回第２記憶手段に記憶された１ビ
ツトデータの何れか一方を必ずデータとして出力
するものであるからデータが長い時間欠けるよう
なことはない。よつて制御等に大きな乱れを発生
させることはない。

＜考案の実施例＞ 第１図にこの考案の一実施例を示す。図中１₁，
１₂，１₃，…１₈はそれぞれ各ビツトのデータ入
力端子を示す。２₁〜２₈はそれぞれこの考案によ
るデータ処理装置を、３₁〜３₈は各データ処理装
置の出力端子を示す。各データ処理装置２₁〜２₈
は同一の構造であるためデータ処理装置２₁だけ
について図示して説明する。

各データ処理装置は新データ記憶手段４と、前
回データ記憶手段５と、前回データD₁と新デー
タD₀を比較する比較手段６と、前回データD₁と
新データD₀とが一致したとき新データD₀を取り
出して出力端子３₁に新データD₀を送出する手段
７と、前回採用したデータD₂を記憶する記憶手
段８と、新データD₀と前回データD₁が不一致の
とき記憶手段８に記憶した前回採用のデータD₂
を取出して出力端子３₁に送出する手段９とによ
つて構成することができる。

記憶手段４，５及び８は例えばＤ形フリツプフ
ロツプを用いることができ新データD₀の供給と
同期してクロツクパルスCPを与え各記憶手段４，
５及び８にデータを取込む。つまり新データ記憶
手段４は入力端子１₁に与えられた新データD₀を
取込むと共に前回データ記憶手段５は新データ記
憶手段４に記憶していたデータを取込む。また記
憶手段８はオアゲート１１から出力端子３₁に出
力していた前回採用データD₂を取込む。

比較手段６は例えば図示するように排他的論理
和回路を用いることができる。排他的論理和回路
によれば新データD₀と前回データD₁が一致して
いるときＬ論理を出力し、不一致のときＨ論理を
出力する。この比較結果を表わす信号を手段７と
９に与える。

手段７はインバータ７ａとアンドゲート７ｂと
によつて構成することができる。つまりインバー
タ７ａに比較手段６の出力信号を与え、インバー
タ７ａの出力をアンドゲート７ｂの一方の入力端
子に与える。アンドゲート７ｂの他方の入力端子
には新データ記憶手段４に取込んだ新データD₀
を与える。

手段７の出力はオアゲート１１を通じて出力端
子３₁に出力する。

手段９はアンドゲートによつて構成することが
できる。この手段９の一方の入力端子に比較手段
６の出力を与えると共に手段９の他方の入力端子
に記憶手段８の出力D₂を与える。手段９の出力
はオアゲート１１を通じて出力端子３₁に送出す
る。

＜考案の動作＞ 上述した構造によれば次のように動作する。

新データD₀と前回データD₁が一致した場合
比較手段６はＬ論理を出力する。このＬ論理信
号はインバータ７ａで極性反転されてアンドゲ
ート７ｂに与えられる。従つてアンドゲート７
ｂが開に制御され、新データD₀をオアゲート
１１を通じて出力端子３₁に出力する。

このとき手段９を構成するアンドゲートは比
較手段６から与えられるＬ論理信号により閉じ
られている。

新データD₀と前回データD₁が不一致の場合、
比較手段６はＨ論理を出力する。この結果イン
バータ７ａはＬ論理を出力するからアンドゲー
ト７ｂは閉じられる。

代つて手段９を構成するアンドゲートが開に
制御され、記憶手段８に記憶した前回データ
D₂が手段９の出力から取出されオアゲート１
１を通じて出力端子３₁に送出される。

従つてこの考案によれば第２図のNo.１に示す
ように新データD₀＝Ｌ論理、前回データD₁＝
Ｌ、前回採用データD₂＝Ｌの場合は今回採用
データD₃はD₀＝D₃＝Ｌ論理となる。

またNo.２に示すように新データD₀＝Ｈ論理、
D₁＝Ｌ論理、D₂＝Ｌ論理の場合は今回採用デ
ータD₃はD₃＝D₂＝Ｌ論理となる。

No.３に示すようい新データD₀＝Ｌ論理、前
回データD₁＝Ｈ論理、前回採用データD₂＝Ｌ
論理の場合、今回採用データD₃はD₃＝D₂＝Ｌ
論理となる。

No.４に示すように新データD₀＝Ｈ論理、前
回データD₁＝Ｈ論理、前回採用データD₂＝Ｌ
論理の場合は今回採用データD₃はD₃＝D₁＝Ｈ
論理となる。

このようにしてこの考案によれば新データ
D₀と前回データD₁とが一致した場合は今回採
用データD₃はD₃＝D₀となる。また新データD₁
が不一致の場合は今回採用データD₃はD₃＝D₂
となる。

＜考案の効果＞ 上述したこの考案によれば新データD₀と前回
データD₁とが一致した場合だけ新データD₀を採
用するものであるから、センサスイツチの状態を
比較的速い周期で取込むものとすればデータが変
化した直後の１回目のデータを受け取つたときは
前回採用データD₂を出力し、２回目以後は新デ
ータD₀が出力される。よつて仮に１回分だけ雑
音が混入したとしてもその雑音による誤まつたデ
ータが出力端子３₁〜３₈に出力されることはな
い。従つて出力端子３₁〜３₈に取出したデータの
信頼性は高い。

また新データD₀が与えられる毎に出力端子３₁
〜３₈に新データD₀が前回採用データD₂か何れか
一方のデータが必ず出力されるから、従来のよう
に１回目と２回目のデータが一致するまで受信を
繰返す構造のものと比較してデータの抜けが少な
い。つまりデータの取込速度が速く、高密度でデ
ータを取込むことができる。

＜考案の変形実施例＞ 上述では並列信号を取込む場合を説明したが、
並列信号を直列信号に変換し、その直列信号を伝
送し、受信側においても再び並列信号に変換し、
その並列信号を取込む場合にもこの考案を適用で
きる。

【図面の簡単な説明】

第１図はこの考案の一実施例を示す接続図、第
２図はこの考案の動作を説明するための図であ
る。１₁〜１₈……データ入力端子、２₁〜２₈……
データ処理装置、３₁〜３₈……出力端子、D₀……
新データ、D₁……前回データ、D₂……前回採用
データ、４……新データ記憶手段、５……前回デ
ータ記憶手段、６……比較手段、７……新データ
と前回データが一致のとき新データD₀を取出す
手段、８……前回採用データ記憶手段、９……新
データと前回データが不一致のとき前回採用デー
タD₂を取出す手段。

Claims (1)

1. 【実用新案登録請求の範囲】 並列データの各ビツト毎に設けられ、 周期的に新１ビツトデータを読取る読取り手段
   と、 その読取り手段により前回読取られた１ビツト
   データを記憶する第１記憶手段と、 上記読取り手段により読取られた新１ビツトデ
   ータと、上記第１記憶手段に記憶された１ビツト
   データとを比較する比較手段と、 この比較手段により一致が検出されたとき、上
   記読取り手段により読取られた新１ビツトデータ
   を取り出して出力端子へ出力する出力手段と、 上記出力端子の１ビツトデータを上記読取りと
   同期して分岐記憶する第２記憶手段と、 上記比較手段により、不一致が検出されたと
   き、上記第２記憶手段に記憶された１ビツトデー
   タを取出して出力する出力手段とから成るデータ
   処理装置。