SU434631A1 - Мажоритарно-резервированное импульсноеустройство - Google Patents

Description

1

Изобретение относитс  к области автоматики и вычислительной техники и может найти применение в цифровых устройствах различного назначени , например в цифровых системах автоматического управлени  и контрол , в электронных цифровых вычислительных машинах при повышенных требовани х к их надежности.

Известно мажоритарно-резервированное импульсное устройство, содерл ащее в каждом канале резервируемое устройство, например счетчик, запоминающий элемент, входные и выходные схемы «ИЛИ. Первый выход счетчика в каждом канале известного устройства соединен с цепью записи запомипающего элемента в том же канале, а второй выход соединен с цепью считывани  запоминающих элементов двух других каналов через входные схемы «ИЛИ. Выход запоминающего элемента в каждом канале соединен через выходные схемы «ИЛИ с цеп ми сброса счетчиков всех каналов, а через входные схемы «ИЛИ - с цеп ми считывани  запомипающих элементов двух других каналов.

Однако известное устройство недостаточно надежно вследствие того, что сигнал с выхода запоминающего элемента любого одного канала поступает через выходные схемы «ИЛИ на вход сброса счетчиков всех каналов, а через входные схемы «ИЛИ - на входы считывани  запоминающих элементов двух других каналов. В св зи с этим неисправность, налри .мер, запоминающего элемента в одном из каналов, заключающа с  в формировании ложного выходного сигнала, приводит к нарушению работоспособности всего резервирогзанного устройства.

Целью изобретени   вл етс  повышение надежности устройства.

Это достигаетс  тем, что предлагаемое устройство содержит три схемы «И в каждом канале, причем первые в.ходы схем «И в каждом канале соединены с выходом запоминающего элемента, а вторые входы - с выходом

входной схемы «ИЛИ в том же канале, выход первой схемы «И в калсдом канале соединен с входом выходной схемы «ИЛИ в том же канале, выход второй схемы «И соединен с входами входной п выходной схем

«ИЛИ другого канала, а выход третьей схемы «И соединен с входами входной и выходной схем «ИЛИ третьего канала.

На чертеже показана функциональна  схема описываемого устройства.

Оно содержит в каждом из трех каналов резервируемый блок 1, например счетчик импульсов , запоминающий элемент 2, входную схему 3 «ИЛИ, выходную схему 4 «ИЛИ и три схемы 5 «И. Первый выход счетчика в

каждом канале соединен с цепью записи запоминающего элемента 2 в том же канале, а второй выход - с цепью считывани  запоминающих элементов 2 в двух других каналах через входные схемв 3 «ИЛИ этих каналов. Иервые входы трех схем о «И в каждом канале соединены с выходом заноминающего элемента 2 в том же канале, а вторые входы - с выходом входной схемы 3 «ИЛИ в том же канале. Выход первой схемы 5 «И в каждом канале соединен через выходную схему 4 «ИЛИ с входом установки в состо ние «и счетчика этого же канала. Выход второй схемы 5 «И в каждом канале соединен с входами входной и выходной схем 3 и 4 «ИЛИ другого канала, а выход третьей схемы 5 «И в каждом канале - с входами входной н выходной схем 3 и 4 «ИЛИ третьего канала. Входами устройства  вл ютс  входы 6 резервируемых блоков 1, а выходами - выходы 7 схемы 4 «И/Ш.

Устройство работает следующим образом.

Входные импульсы постунают на входы 6 счетчиков. Выходные сигналы, формируемые счетчиками, синхронизированы разными имнульсами общей тактовой сетки устройства и по вл ютс  на первом и втором выходах счетчика канала в течение одного периода тактов. Ири наличии отказов или сбоев в счетчиках их выходные сигналы формируютс  в различные периоды или не формируютс  вообще . Импульс с первого выхода счетчика в каком-либо канале производит запись «1 в запоминающий элемент 2 в этом же канале. Импульс со второго выхода счетчика производит считывание с запоминающих элементов 2 в двух других каналах. Если в запоминающие элементы 2 этих каналов еще не произведена запись «1, то ни один из заноминающих элементов при поступлении импульсов считывани  не срабатывает. Импульс на выходе запоминающего элемента 2 формируетс  после того, как по вл етс  сигнал на втором выходе счетчика в любом другом канале. Сигнал с выхода запоминающего элемента 2 поступает на первые входы трех схем 5 «И в том же канале, а на вторые входы этих схем «И поступает сигнал с выхода входной схемы 3 «ИЛИ того же канала. Имнульс с выхода первой схемы 5 «И поступает через схему 4 «ИЛРЬ в том же канале на вход установки в состо ние «О счетчика. Сигнал с выхода второй схемы 5 «И поступает на входы схегм 3 и 4 «ИЛИ другого канала, а сигнал с выхода третьей схемы 5 «И - на входы схем 3 и 4 «ИЛИ третьего канала. Таким образом, схемы 5 «И срабатывают от среднего по временному положению сигнала, и на их выходах одновременно но вл ютс  имиульсы, передаваемые через выходные схемы 4 «ИЛИ на выходы 7 устройства. Если в случае неисправности по вл етс  ложный сигнал на выходе запоминающего элемента 2 в одном из каналов , то он не проходит через схемы 5 «И на выход устройства, так как на вторые входы

этих схем «И не ноступает сигнал с выхода входной схемы 3 «ИЛИ этого канала. При одновременном срабатывании двух или трех счетчиков одновременно записываетс  «1 в первом такте соответственно в два или три

заноминающих элемента 2, а во втором такте считываетс  с этих запоминающих элементов. В этом случае импульсы на выходах схем 5 «И по вл ютс  соответственно в двух или трех каналах одновременно. Установка счетчиков и заноминающих элементов 2 в состо ние «О происходит таким же образом, как и в случае, когда сигналы с выходом счетчика поступают неодновременно. Начальна  установка счетчиков и заноминающих элементов 2

в нулевое состо ние осуществл етс  сигналом начальной установки, цепь которого не показана на чертеже.

Таким образом, введение трех схем «И 5 в каждом канале позвол ет сохранить работоспособность устройства при неисправности, заключающейс  в формировании ложпого сигнала на выходе запоминающего элемента 2 в любом из каналов. Тем самым повышаетс  надежность устройства.

„

И р е д м е т и з о о р е т е н и  

Мажоритарно-резервированное импульсное устройство, в каждом канале которого первый выход резервируемого блока соединен с цепью

записи запоминающего элемента, второй выход соединен с ценью считывани  заноминающих элементов других каналов через входные схемы «ИЛИ, а выход выходной схемы «ИЛИ соединен с цепью сброса резервируемого блока, отличающеес  тем, что, с целью повышени  надежности устройства, оно содержит три схемы «И в каждом канале, причем первые входы схем «И соединены с выходом запоминающего элемента, а вторые

входы - с выходом входной схемы «ИЛИ, выход первой схемы «И соединен со входом выходной схемы «ИЛИ, выходы второй и третьей схем «И соединены с соответствующими входами входной и выходной схем

«ИЛИ других каналов.