JPH04134976A - テレビジョン受像機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明はテレビジョン受像機に関し、特に、ゴーストキ
ャンセル機能及びＭＵＳＥ信号のダウンコンバート機能
を有するものに好適のテレビジョン受像機に関する。

（従来の技術） 第１１図はゴーストキャンセル機能が付加されたディジ
タルの従来のテレビジョン受像機を示すブロック図であ
る。破線にて囲った部分がゴーストキャンセル処理部１
３を示している。

アンテナ１に誘起したテレビジョン高周波（ＲＦ）信号
は選局部２に与えられる０選局部２にはＣＰＵ３からイ
ンターフェイス４を介して選局信号が与えられており、
選局部２は選局信号に基づくチャンネルを選局して中間
周波（ＩＰ）信号に変換してＩＦ部５に与える。ＩＦ部
５はＩＦ倍信号検波してベースバンドの映像信号を出力
する。

ＩＰ部５からの映像信号に含まれる音声中間周波信号は
音声中間周波増幅検波回路６に与えられて検波された後
、Ａ／Ｄ変換器７によってディジタル信号に変換される
。このディジタルの音声信号は、音声信号処理回路８に
おいて、音声多重処理並びに音量、音質及びバランス等
の各処理が行われて、Ｄ／Ａ変換器９においてアナログ
信号に変換される。このアナログ信号はドライブ回路１
０を介してスピーカー１１に与えられて音声出力される
。

一方、ＩＦ部５からのベースバンドの映像信号はＡ／Ｄ
変換器１２によってディジタル信号に変換された後ゴー
ストキャンセル処理部１３に与えられる。ゴーストキャ
ンセル処理部１３は後述するゴースト除去動作によって
、ゴーストを除去した映像信号を輝度信号処理回路１４
、色信号処理回路１５及び同期分離回路１６に出力する
。

輝度信号処理回路１４は入力された映像信号のコントラ
スト調整及び画質調整等を行ってマトリクス回路１７に
輝度信号を出力する０色信号処理回路１５は映像信号の
色復調を行うと共に、カラーコントラスト調整及び色相
調整等の処理を行ってマトリクス回路１７に色信号を出
力する。マトリクス回路１７は入力された輝度信号と色
信号とからＲ，Ｇ。

Ｂのディジタル信号を作成してＤ／Ａ変換器１８に出力
する。Ｄ／Ａ変換器１８はアナログのＲ，、Ｇ。

Ｂ信号に変換してドライブ回路１９を介してＣＲＴ２０
に与える。

一方、同期分離回路１６は水平同期再生及び垂直同期再
生等の処理を行う。同期分離回路１６の出力によって偏
向処理回路２１は水平偏向信号、垂直偏向信号及び左右
ラスク歪補正信号等を作成する。

ＣＲＴ２０に偏向処理回路２１がらの各偏向信号が与え
られて、ドライブ回路１９からのＲ，Ｇ、Ｂ信号は画面
上に表示される。

ＣＰＵ３はデータバスを介してプログラムＲＯＭ２２及
び演算ＲＡ　Ｍ　２３に接続されている。ＣＰＵ３はイ
ンターフェイス４を介して各ブロックに接続されて、各
ブロックの制御を行う０例えば、ＣＰＵ３は選局部２に
対する受信チャンネル制御、音声信号処理回路８に対す
る音量制御、輝度信号処理回路１４に対する明るさ制御
及び色信号処理回路１５に対する色合いの制御等を行っ
ている。これらの制御は、通常、リモコン等の図示しな
い入力装置によるユーザー操作に基づいて行われる。

次に、第１２図及び第１５図を参照してゴーストキャン
セル処理部１３の動作を説明する。

Ａ／Ｄ変換器１２からのディジタルの映像信号はトラン
スバーサルフィルタ（以下、ＴＦという）２４及び入力
波形メモリ２５に与えられる。ＴＦ２４は、第１２図に
示すように、乗算器Ｍｏ乃至Ｍ、、遅延時間がＴ秒の遅
延回路Ｄｏ乃至り、及び加算器Ａ１乃至Ａゎによって構
成されている。Ａ／Ｄ変換器１２からの映像信号は入力
端子３１を介して各乗算器Ｍｏ乃至Ｍ、に与えられる。

各乗算器Ｍ０乃至Ｍ、には夫々ＣＰＵ３からインターフ
ェイス２６を介してタップ係数Ｃｏ乃至Ｃｓが与えられ
る。

乗算器Ｍｏ乃至Ｍ、は夫々入力映像信号にタップ係数Ｃ
ｏ乃至Ｃ０を乗算して出力する０乗算器Ｍｔ乃至Ｍ、の
出力は夫々加算器Ａ１乃至Ａ１に与えられる。乗算器Ｎ
ｏの出力は遅延回路Ｄｏによって遅延されて加算器Ａ１
に与えられる。また、加算器Ａ＋乃至Ａゎの出力は夫々
遅延回路Ｄ１乃至Ｄ５によって遅延されて次段の加算器
Ａ２乃至Ａ７及び出力端子３２に与えられており、乗算
器Ｍｏ乃至Ｍ、からの乗算結果の遅延信号が加算されて
出力端子３２から出力されることになる。こうして、出
力端子３２にはタップ係数に基づいて波形等化された映
像信号が出力される。

タップ係数Ｃｏ乃至ｃ１は第１３図のフローチャートに
基づいて所定期間毎に修正される。

すなわち、先ず、ステップＳ１において波形取込みが行
われる。入力映像信号にはゴースト除去用の基準信号と
してＯＣＲ信号が挿入されている。

ＯＣＲ信号は垂直ブランキング区間内の第１８Ｈ及び第
２８１Ｈに挿入されており、５ｉｎｘ／ｘバー波形とペ
デスタル波形とから構成されている。

５ｉｎｘ／ｘバー波形とペデスタル波形とは、第１４図
の波形図に示すように、８フイールドシーケンスで挿入
されており、第１．３，６．８フイールドには５ｉｎｘ
／ｘバー波形（Ｓｓ　、Ｓ）。

Ｓ６．Ｓｓ　）が挿入され、第２．４，５．７フイール
ドにはペデスタル波形（Ｓｚ　、　Ｓ４　、　Ｓｓ　。

Ｓ））が挿入されている。入力波形メモリ２５は演算器
２７を使用して下記（１）式に示す８フイールドシーケ
ンスの演算を行って５ｉｎｘ／ｘバー波形を取込む。同
様に、ＴＦ２４の出力信号に含まれる５ｉｎｘ／ｘバー
波形は出力波形メモリ２８によって取込まれる。

５ＯＣＲ＝１／４　（（ＳＩ　　８５　）　＋　（Ｓ６
　　Ｓ２　）＋（Ｓｖ　−３７）　＋　（Ｓｓ　−３４
）　）・・・（１〉次のステップＳ２では差分計算が行
われる。演算器２７は入出力波形メモリ２５．２８の出
力の差分を夫々求めて、第１５図（ａ）に示す入力差分
信号及び出力差分信号を得る。次のステップＳ３ではピ
ーク検出が行われる。入力差分信号のピーク位置を求め
て、時間基準を得る。次のステップＳ４では、この時間
基準に基づいて誤差計算を行う。

基準波形ＲＯＭ２９には第１５図（ｂ）に示す基準信号
が格納されており、演算器２７は時間基準によって出力
差分信号のピーク位置を算出し、ピーク位置のタイミン
グを一致させて基準信号と出力差分信号との減算を行う
。

次のステップＳ５では、ステップＳ４で求めた誤差信号
と入力差分信号とからタップ係数の修正を行う。すなわ
ち、演算器２７は下記（２）式に示す相関演算を行う。

ＣＩ　　ｎｅｗ　　””　Ｃ１，ｏｌｄ　　　（ＺΣｘ
、、　　　＋＋　　　−（２）ｅｋ ここで、ＣＩはｉ番目のタップ係数を示し、添字のｎｅ
ｗとｏｌｄとは夫々修正後と修正前とを示している。ま
た、Ｘｍは入力差分信号、ｅｋは誤差信号、αは正の微
小量である。

次のステップＳ６においては、修正されたタップ係数が
インターフェイス２６を介してＴＦ２４の各乗算器Ｍｏ
乃至Ｍ１に与えられる。ＴＦ２４は新たなタップ係数に
基づいて入力映像信号の波形等化を行って映像信号を出
力する。

以後、ステップＳ１乃至Ｓ６が繰返される。これらのス
テップＳ１乃至Ｓ６により、誤差信号の大きさに基づい
てタップ係数、すなわち、誤差信号がＯに収束するよう
なタップ係数が発生して入力映像信号は波形等化される
。こうして、ＴＦ２４からはゴーストが除去された出力
映像信号が得られる。

第１６図はＭＵＳＥ信号をＮＴＳＣ信号に変換するＭＵ
ＳＥ／ＮＴＳＣコンバータ（以下、ダウンコンバータと
いう）を有する従来のテレビジョン受像機を示すブロッ
ク図である。

衛星から送出されたＭＵＳＥ信号は図示しないＢＳチュ
ーナによって選局されて、ＦＭ検波される。検波出力は
端子３５を介して入力され、低域通過フィルタ（以下、
ＬＰＦという）３６を通過した後、クランプ回路３７に
与えられて直流成分が再生される。更に、このＭＵＳＥ
信号はＡ／Ｄ変換器３８によってディジタル信号に変換
されて映像信号処理部３９に与えられる。

映像信号処理部３９は走査線数変換回路４０．Ｄ／Ａコ
ンバータ４１及びＬＰＦ４２によって構成されている。

走査線数変換回路４０は、ＭＵＳＥ信号の走査線１１２
５本のうち中央部分の１０５０本を抜出し、更にこの１
０５０本の走査線を５２５本に走査線変換する。

第１７図はこの走査線数変換回路４０の具体的な構成を
示すブロック図である。

ＭＵＳＥ信号は、Ｓ／Ｎ比を改善するために、送信側で
ノンリニアエンファシスを行っている。

受信側では入力されたＭＵＳＥ信号の高域成分のうちの
所定振幅以上の成分を更に振幅を増加させるノンリニア
処理を行った後に、入力端子６０を介してノンリニアデ
エンファシス回路６１に与える。

ノンリニアデエンファシス回路６１は７タツプのディジ
タルフィルタによって構成されており、入力されたＭＵ
ＳＥ信号にデエンファシスを施して時間軸変換回路６２
に出力する。

時間軸変換回路６２はライトアドレスカウンタ６３から
の信号によって、入力されたＭＵＳＥ信号を読込み、リ
ードアドレスカウンタ６４からの信号によって、読込ん
だデータを時間軸を変換して出力する。ライトアドレス
カウンタ６３は端子６５からの１６．２ＭＨｚのサンプ
ル周波数のクロックで動作し、時間軸変換回路６２はＭ
ＵＳＥ信号の１ライン当たり４８０サンプルをサンプリ
ングし、５２５本の走査線のうちの約５０ライン分を書
込む。

また、リードアドレスカウンタ６４は端子６６からの５
．０４ＭＨｚのサンプル周波数のクロックで動作し、時
間軸変換回路６２は読込んだＭＵＳＥ信号のうちアスペ
クト比４．３に対応する１ライン当たり３２０サンプル
分を時間軸を変換して出力する。こうして、時間軸変換
回路６２は走査線５２５本の信号を出力する。

この時間軸変換においては輝度信号Ｙと色信号Ｃとを別
々に処理している。第１８図はこの処理動作を説明する
ための説明図であり、第１８図（ａ）、（ｂ）は夫々時
間軸変換回路６２の入出力を示している。

第１８図（ａ）、（ｂ）に示すように、輝度信号Ｙにつ
いては、ＭＵＳＥ信号の１ライン中の３４７サンプルの
うち２５６サンプルが出力される。

また、色信号Ｃについては、ＭＵＳＥ信号の１ライン中
の９４サンプルのうち６４サンプルが出力される。出力
時には時間軸が変換され、ＭＵＳＥ信号は走査線５２５
本の信号に引伸ばされる。

こうして時間軸が変換された信号は、垂直フィルタ６７
乃至６９に与えられる。垂直フィルタ６７乃至６９は夫
々輝度信号Ｙ用、色差信号Ｒ−Ｙ用及び色差信号Ｂ−Ｙ
用の２次元ディジタルフィルタであり、入力された信号
を内挿補間する。すなわち、輝度信号Ｙ用の垂直フィル
タ６７は垂直方向に３タツプで構成され、垂直帯域を１
／２にしてＭＵＳＥ信号の走査線を１本毎に間引く。な
お、この場合には、ＮＴＳＣの第１フイールドと第２フ
イールドとでタップ係数を変化させる。一方、Ｒ−Ｙ用
及びＢ−Ｙ用の垂直フィルタ６８．６９は夫々垂直方向
に２タツプ及び３タツプで構成されいる。ＭＵＳＥ信号
の色信号は１／４に時間圧縮されていることから、Ｒ−
Ｙ用及びＢ−Ｙ用の垂直フィルタ６８．６９は、先ず時
間伸長を行って元の時間に戻した後に、内挿処理を行っ
ている。

なお、ＰＬＬ回路７０は、端子６０を介して入力される
ＭＵＳＥ信号のフレームパルス及び水平同期信号を検出
して、ＭＵＳＥ信号の位相にロックした１６．２ＭＨ２
のクロックを発生し、時間軸変換回路６２に制御信号を
与える制御信号発生器７１及びＰＬＬ回路７２に供給し
ている。また、ＰＬＬ回路７２は、走査線１１２５本に
対応したクロック１６．２ＭＨｚが与えられ、このクロ
ック周波数と４５：２８の整数比の周波数１０．０８Ｍ
Ｈ２のタロツクを発生する。このクロックは垂直フィル
タ６７乃至６９に制御信号を与える制御信号発生器７３
に供給されている。

こうして、走査線数変換回路４０は走査線数が１１２５
本の信号を走査線数５２５本の信号に変換して出力する
。走査線数変換回路４０からの輝度信号Ｙ及び色差信号
Ｒ−Ｙ、Ｂ−ＹはＤ／Ａ変換器４１によってディジタル
信号に変換された後、ＬＰＦ４２によって高域成分がカ
ットされて夫々出力端子４３乃至４５から出力される。

一方、音声信号処理部４６は音声信号処理回路４７、デ
ィジタルフィルタ４８ａ　、　４８ｂ　、　Ｄ／Ａ変換
器４９ａ　、　４９ｂ　、　Ｌ　Ｐ　Ｆ　５０ａ　、　
５０ｂによって構成されている。音声信号処理回路４７
は入力されたディジタル信号番↓デインターリーブ処理
を施した後、ＮＩ−ＤＰＣＭ復調を行って、Ａモード及
びＢモードの音声データを再生する。再生されたＡモー
ド及びＢモードの音声データは、夫々これらのモードに
対応するフィルタ４８ａ、４８ｂに与えられて不要な高
域成分が除去される。ディジタルフィルタ４８ａ、４８
ｂの出力は、夫々Ｄ／Ａ変換器４９ａ、４９ｂによって
アナログ信号に変換された後、ＬＰＦ５０ａ、５０ｂを
介して出力端子５１．５２から出力される。

ところで、従来、前述したゴーストキャンセル機能とダ
ウンコンバート機能とを有するテレビジョン受像機を構
成する場合には、第１１図及び第１６図のハードウェア
を個々に設けるようになっており、極めて大規模の構成
となってしまう。

（発明が解決しようとする課題） このように、上述した従来のテレ・ビジョン受像機にお
いては、ゴーストキャンセル機能とダウンコンバート機
能とを有するテレビジョン受像機を構成する場合には、
各機能を実現するためのハードウェアが複雑であること
から、極めて大規模の構成となってしまうという問題点
があった。

本発明はかかる問題点に鑑みてなされたものであって、
ゴーストキャンセル機能とダウンコンバート機能とを共
通のハードウェアによって実現可能とすることにより、
回路規模を縮小することができるテレビジョン受像機を
提供することを目的とする。

［発明の構成］ （課題を解決するための手段） 本発明に係るテレビジョン受像機は、所定のプログラム
が与えられこのプログラムに基づく所定の機能を実現す
るディジタルシグナルプロセッサと、少なくともゴース
トキャンセル機能及びダウンコンバート機能を前記ディ
ジタルシグナルプロセッサにおいて実現するためのプロ
グラムを記憶するプログラムメモリと、切換信号に基づ
いて前記プログラムメモリの所定のプログラムを選択的
に読出して前記ディジタルシグナルプロセッサに与える
切換手段とを具備しものである。

（作用） 本発明においては、プログラムメモリには少なくともゴ
ーストキャンセル機能及びダウンコンバート機能を実現
するためのプログラムが記憶されている。切換手段は切
換信号に基づいてプログラムメモリに格納されているプ
ログラムを選択的にディジタルシグナルプロセッサに与
える。ディジタルシグナルプロセッサは切換手段によっ
て与えられるプログラムに基づいた処理を行う。

（実施例） 以下、図面を参照して本発明の実施例について説明する
。第１図は本発明に係るテレビジョン受像機の一実施例
を示すブロック図である。第１図において第１１図と同
一の構成要素には同一符号を付しである。

アンテナ１に誘起したＲＦ倍信号選局部２に与えられる
。選局部２にはＣＰＵ８１からインターフェイス４を介
して選局信号が与えられており、選局部２は選局信号に
基づくチャンネルを選局して中間周波（ＩＦ）信号に変
換してＩＦ部５に与える。ＩＦ部５はＩＦ信号を検波し
てベースバンドの映像信号を出力する。

音声中間周波増幅検波回路６はＩＦ部５からの映像信号
に含まれる音声中間周波信号を音声検波してＡ／Ｄ変換
器７に出力する。Ａ／Ｄ変換器７は音声検波出力をディ
ジタル信号に変換して音声信号処理回路８に出力する。

音声信号処理回路８は音声多重処理並びに音量、音質及
びバランス等の各処理を行って音声信号をＤ／Ａ変換器
９に出力する。Ｄ／Ａ変換器９は音声信号処理回路８が
らの音声信号をアナログ信号に変換して出力端子８２に
出力するようになっている。

一方、ＩＰ部５からの映像信号はＡ　／’　Ｄ変換器１
２にも与えられている。Ａ／Ｄ変換器１２はアナログ映
像信号をディジタル信号に変換してセレクタ８３及び入
力波形メモリ２５に出力するようになっている。セレク
タ８３にはＡ／Ｄ変換器３８からのＭＵＳＥ信号も与え
られるようになっている。すなわち、入力端子３５には
図示しないＢＳチューナからＭＵＳＥ信号が入力されて
おり、従来と同−構成のＬ　Ｐ　Ｆ　３６、クランプ回
路３７及びＡ／Ｄ変換器３８を介して高域成分が除去さ
れ直流成分が再生されたディジタルのＭＵＳＥ信号がセ
レクタ８３に与えられる。セレクタ８３は後述するＤＳ
Ｐ制御回路８４によって制御され、２人力のうちのいず
れか一方、をＤＳＰアレイ群８５のＤＳＰ群Ｄ１に与え
るようになっている。ＤＳＰアレイ群８５は４×４のア
レイ状に配設された１６個のＤＳＰ群Ｄ１乃至Ｄ１６に
よって構成されている。

第２図乃至第５図及び第６図は夫々ＤＳＰアレイ群８５
の各ＤＳＰ群を説明するためのブロック図及び説明図で
ある。これらのブロック図及び説明図は文献ｒＡ　ＧＥ
ＮＥＲＡＬ　ＰＵＲＰＯ３Ｅ　ＰＲＯＧＲＡＨＨＡＢＬ
ＥＶＩＤＥＯ５ＩＧＮＡＬ　ＰＲＯＣＥＳＳＯＲＪ　　
（ＩＥＥＥ　Ｔｒａｎｓａｃｔｉｏｎｓｏｎ　　Ｃｏｎ
５ｕｉ＋ｅｒ　Ｅｌｅｃｔｒｏｎｉｃｓ　Ｖｏｌ、３５
　Ｎｏ、３　ＡＵＧＵＳＴ１９８９”）によって発表さ
れたものである。

第２図は映像用のＤＳＰチップ１００を示している。Ｄ
ＳＰチップ１００は、複数のＤＳＰ相互の接続を可能と
するように５系統のデータポートを有したＤ　Ｓ　Ｐ　
１０１によって構成されている。クロック発生器１０２
は外部からのクロックに基づいて内部クロックを作成す
る。初期コントローラ１０３には初期データ及びリセッ
ト信号が与えられ、このＤＳＰチップ１００を示すチッ
プアドレスが与えられると、所定の初期設定を行うよう
になっている。

第６図はＤＳＰのアーキテクチャを誂明するための説明
図である。

ＤＳＰは演算処理を行う３系統のＡＬＥ（Ａｒｉｔｈｍ
ｅｔｉｃ　ａｎｄ　Ｌｏｇｉｃ　Ｅｌｅｍｅｎｔ）と、
メモリを構成する２系統＋７）Ｍ　Ｅ　（Ｍｅｌｏｒｙ
　Ｅｌｅｍｅｎｔ）と、５系統のＯＢ（アウトプッＩ・
バッファ）を有している。３系統のＡＬＥ、２系統のＭ
Ｅ及び５系統のＯＢは、夫々プログラムＰ１乃至Ｐ１０
によって制御されている。

第３図はＡＬＥの構成を示している。

ＡＬＥはデータを取込むボート１０５乃至１０７を有し
ており、各ボート１０５乃至１０７を介して入力された
データＡ、Ｂ、Ｃは夫々シフタ１０８乃至１１０及びマ
ルチプレクサ１１１乃至１１３を介してＡＬＵ（論理演
算ユニット）１１４に与えられる。

第４図はＭＥの構成を示している。

アドレスデータはボート１１５を介して加算器１１６に
与えられ所定値と加算され、更にマルチプレクサ１１７
を介してＲＡ　Ｍ　１１８に与えられる。

方、データはボート１１９を介して入力され、マルチプ
レクサ１２０を介してＲＡ　Ｍ　１８に与えられる。

ＲＡ　Ｍ　１８は５１２Ｘ１２のスタティックメモリで
ある。

第５図は３つのＤ　Ｓ　Ｐ　１２２乃至１２４によって
構成されるＤＳＰチップ１２１を示している。各ＤＳＰ
１２２乃至１２４同士はデータボートを利用して相互に
接続されており、また、各Ｄ　Ｓ　Ｐ　１２２乃至１２
４は夫々外部とのデータ転送用の１系統のデータポート
を有している。

第１図において、ＤＳＰアレイ群８５の各ＤＳＰ群Ｄ１
乃至Ｄ１６は、上述したように、内部に図示しないメモ
リを有しており、ＤＳＰ制御回路８４からのデータに基
づいた処理機能を有する。このＤＳＰ制御回路８４には
プログラムメモリ８６からゴーストキャンセル処理用の
プログラムか又はダウンコンバート処理用のプログラム
が与えられるようになっている。このプログラムの切換
えは手動スイッチ回路８７からの切換信号に基づいて行
われる。

第７図はＤＳＰ制御回路８４及びプログラムメモリ８６
の具体的な構成を示すブロック図である。

ＤＳＰ制御回路８４はゴーストキャンセル（ＧＣ）用プ
ログラムカウンタ１３１、ダウンコンバート用プログラ
ムカウンタ１３２、インバータ１３３及びスイッチ１３
４によって構成されている。また、プログラムメモリ８
６はゴーストキャンセル処理用のプログラムを格納する
ＧＣ用プログラムエリア１３８とダウンコンバート処理
用のプログラムを格納するダウンコンバート用プログラ
ムエリア１３９とを有している。これらのエリア１３８
　、１３９はプログラムメモリ８６の容量を６４ワード
とすると、例えば夫々３２ワードで構成される。ＧＣ用
プログラムエリア１３８の開始アドレスはｏｏｏｏｏｏ
”であり、ダウンコンバート用プログラムエリア１３９
の開始アドレスは“１ｏｏｏｏｏ″である。

ＧＣ用プログラムカウンタ１３１及びダウンコンバート
用プログラムカウンタ１３２は端子１３６がらのリセッ
ト信号によってリセットされ、端子１３７からのクロッ
クをカウントしてカウント出力をプログラムメモリ８６
のアドレスとして夫々スイッチ１３４の端子ａ、ｂに与
える。ＧＣ用プログラムカウンタ１３１はリセット信号
によってリセットされてカウント出力はバイナリ−値″
ｏｏｏｏｏｏ°°となる。

また、ダウンコンバート用プログラムカウンタ１３２は
リセット信号によってリセットされて、カウント出力が
バイナリ−値“１０００００”となる。

端子１３８には手動スイッチ回路８７から切換信号が入
力されている。この切換信号はダウンコンバート用プロ
グラムカウンタ１３２の制御端及びスイッチ１３４に与
えられると共に、インバータ１３３を介してＧＣ用プロ
グラムカウンタ１３１の制御端にも与えられる。切換信
号がローレベル（以下、“Ｌ”という）の場合には、ス
イッチ１３４は端子ａを選択し、制御端が“Ｈ”となっ
たＧＣ用プログラムカウンタ１３１のカウント出力がプ
ログラムメモリ８６にアドレスとして与えられる。また
、切換信号がハイレベル（以下、“Ｈ”という）の場合
には、スイッチ１３４は端子すを選択し、制御端が“Ｈ
”となったダウンコンバート用プログラムカウンタ１３
２のカウント出力がプログラムメモリ８６にアドレスと
して与えられる。プログラムメモリ８６はスイッチ１３
４を介してアドレスが指定されて、このアドレスに格納
されたプログラムデータをＤＳＰ制御回路８４を介して
ＤＳＰアレイ群８５の各ＤＳＰＤＩ乃至Ｄ１６に与える
ようになっている。

ＧＣ用プログラムエリア１３８からのＧＣ処理用のプロ
グラムがＤＳＰＤｌ乃至Ｄ１６に与えられると、ＤＳＰ
ｆｆＤｌはセレクタ８３を介して入力される信号を各Ｄ
ＳＰ群に与え、ＤＳＰ群Ｄ５は入力波形を取込み、ＤＳ
Ｐ群Ｄ６は出力波形を取込み、ＤＳＰ群Ｄ１０及びＤＳ
Ｐ群Ｄ９は差分演算処理を行い、ＤＳＰ群Ｄ１３はピー
ク検出を行い、ＤＳＰ群Ｄ１４はピーク情報を基に誤差
計算を実行し、Ｄｓｐ群Ｄ１２は相関演算を行って新た
なタップ係数を求め、ＤＳＰ群Ｄ２　、Ｄ３　、Ｄ７及
びＤ８はトランスバーサルフィルタを構成する。この場
合には、ＤＳＰ群Ｄ１６からゴーストが除去された映像
信号がＤ／Ａ変換器９３を介して出力端子９８に出力さ
れるようになっている。

一方、ダウンコンバート用プログラムエリア１３９から
のダウンコンバート処理用のプログラムがＤＳＰＤｌ乃
至Ｄ１６に与えられると、ＤＳＰ群Ｄ２及びＤＳＰ群Ｄ
３は、夫々第１７図のＰＬＬ７０（１１２５系）及び制
御信号発生器７１と同一機能となり、ＤＳＰ群Ｄ６及び
ＤＳＰＩ￥−Ｄ７は、夫々ＰＬＬ７２（５２５系）及び
制御信号発生器７３と同一機能となり、ＤＳＰ群Ｄ１０
はカウンタ６３．６４と同一の機能となり、Ｄ　Ｓ　Ｐ
ＷＤ　１はノンリニアデエンファシス回路６１の機能を
呈し、ＤＳＰ群Ｄ５　、Ｄ６　、Ｄ９は、時間軸変換器
６２を構成し、ＤＳＰ群Ｄ８　、　Ｄ１２．　Ｄ１６は
、夫々垂直フィルタ６７乃至６９の機能を呈する。ＤＳ
Ｐ群Ｄ８　、　Ｄ１２゜Ｄ１６からの出力は、夫々Ｄ／
Ａ変換器９０乃至９２を介して出力端子９５乃至９７か
ら出力されるようになっている。

更に、この場合には、ＤＳＰ群１３は音声信号のデイン
ターリーブ処理及びＮ　Ｉ−ＤＰＣＭ復調を行い、ＤＳ
Ｐ群１４．１５はＬＰＦを構成し、ＤＳＰ群Ｄ１５はＤ
／Ａ変換器９４を介して出力端子９９から音声信号を出
力するようになっている。

なお、タイミング回路８８はＡ／Ｄ変換器３８からのＭ
ＵＳＥ信号を基にして、周波数が１６．２ＭＨｚ　、５
．０４ＭＨｚのクロックを発生してＤＳＰアレイ群８５
に与えるようになっている。また、出力波形メモリ２８
、演算ＲＡ　Ｍ　２３及び基準波形ＲＯＭ２９の構成は
従来と同一であり、ＣＰＵ８１はプログラムＲＯＭ８９
に格納されたプログラムに基づいて各部を制御するよう
になっている。また、ＤＳＰ制御回路８４は切換信号の
“Ｌ”でセレクタ８３にＡ／Ｄ変換器１２及びインター
フェイス４の出力を選択させ、切換信号の“Ｈ”でセレ
クタ８３にＡ／Ｄ変換器３８の出力を選択させるように
なっている。

次に、このように構成された実施例の動作について第８
図及び第９図のフローチャートを参照して説明する。

いま、ゴーストキャンセル（ＧＣ）処理機能を実現させ
るものとする。この場合には、第８図のフローチャート
に基づく動作となる。すなわち、第８図のステップＳ１
１において、手動スイッチ回路８７によって“Ｌ”の切
換信号をＤＳＰ制御回路８４に与える。そうすると、Ｄ
ＳＰ制御回路８４内のスイッチ１３４は端子ａを選択し
、ＧＣ用プログラムカウンタ１３１のカウント出力がア
ドレスとしてプログラムメモリ８６に与えられる。ＧＣ
用プログラムカウンタ１３１のカウント初期値はｏｏｏ
ｏｏｏ”であり、ＧＣ用プログラムエリア１３８からＧ
Ｃ処理用のプログラムコード（オペコード）が読出され
てＤＳＰアレイ群８５の各ＤＳＰＤ１乃至Ｄ１６に与え
られる（ステップ５１２）。

ＩＦ部５からの音声中間周波信号に対する処理は従来と
同一であり、出力端子８２には音声出力が得られる。

一方、ＩＦ部５からの映像信号はＡ／Ｄ変換器１２を介
してセレクタ８３及び入力波形メモリ２５にも与えられ
ている。ステップＳ１３ではＤＳＰ制御回路８４によっ
てセレクタ８３はＡ／Ｄ変換器１２及びインターフェイ
ス４の出力を選択する。これにより、Ａ／Ｄ変換器１２
からの映像信号がＤＳＰアレイ群８５に与えられると共
に、入出力波形メモリ２５．２８からの入出力波形がイ
ンターフェイス４を介して０５２７１４群８５に与えら
れる。

次のステップＳ１４ではこれらの信号をＤＳＰ群Ｄ１が
各ＤＳＰ群に与える。次のステップＳ１５では、ＤＳＰ
群Ｄ５は図示しない内部メモリを利用して、入力波形を
取込んでＯＣＲ信号成分を検出し、ステップＳ１６でＤ
ＳＰ群Ｄ６は内部メモリを利用して出力波形を取込んで
ＯＣＲ信号成分を検出する。

次いで、ステップＳ１７．８１８において、夫々ＤＳＰ
ｍＤ９　、Ｄｌｏによる差分演算が行われて、入力差分
信号及び出力差分信号が得られる。次のステップＳ１９
ではＤＳＰＩ￥ＤＩ３によって、入力波形の差分データ
に基づくピーク検出が行われる。このピーク情報に基づ
いて、次のステップＳ２０において、ＤＳＰ＄￥Ｄ１４
は出力波形の差分データと基準波形データとの誤差計算
を実行する。

次のステップＳ２１では、ＤＳＰ群Ｄ１２によって相関
演算が行われる。ＤＳＰＩ￥Ｄ１２は内部メモリにタッ
プ係数を格納しており、誤差計算の結果に所定の定数を
乗算した後に、内部メモリの係数データとの減算を行っ
て、新たなタップ係数データを求める。次いで、ステッ
プＳ２２において新たなタップ係数データはトランスバ
ーサルフィルタを構成するＤＳＰ群Ｄ２　、Ｄ３　、Ｄ
７　、ＤＳに転送され、次のステップＳ２３で、ＤＳＰ
！￥Ｉ−Ｄ１６から波形等化された映像信号が出力され
る。この映像信号はＤ／Ａ変換器９３によってアナログ
信号に変換されて出力端子９８から出力される。

以後、ステップＳ１５乃至Ｓ２３が繰返されて、出力端
子９８からはゴーストが除去された映像信号が出力され
る。

一方、ダウンコンバート処理を実現させる場合には、第
９図のステップＳ３０において、手動スイッチ回路８７
から“Ｈ”の切換信号を出力させる。

ＤＳＰ制御回路８４内のスイッチ１３４は端子すを選択
し、ダウンコンバート用プログラムカウンタ１３２から
のカウント出力がプログラムメモリ８６にアドレスとし
て与えられる。ダウンコンバート用プログラムカウンタ
１３２の初期値は“１０００００”であり、プログラム
メモリ８６のダウンコンバート用プログラムエリア１３
９からのダウンコンバート処理用のプログラムが読出さ
れて０５２７１４群８５に与えられる（ステップ５３１
）。

入力端子３５を介して入力されるＭＵＳＥ信号は、Ｌ　
Ｐ　Ｆ　３６によって８．１ＭＨｚ以上の不要な高域成
分が除去され、クランプ回路３７によって直流成分が再
生された後、Ａ／Ｄ変換器３８によってディジタル信号
に変換されてセレクタ８３に与えられる。

次のステップＳ３２では、ダウンコンバート処理用のプ
ログラムによって、ＤＳＰ群Ｄ２　、Ｄ３は夫々第１７
図のＰＬＬ７０（１１２５系）及び制御信号発生器７１
として機能する。また、ＤＳＰ群Ｄ６゜Ｄ７は夫々ＰＬ
Ｌ７２（５２５系）及び制御信号発生器７３として機能
する。これらＤＳＰＤ２．５３Ｄ６　、Ｄ７は、タイミ
ング回路８８から周波数が１６．２ＭＨ２，５，０４Ｍ
Ｈ２のニアＤツクが供Ｍされて動作する。

次のステップＳ３３においては、タイミング回路８８か
らクロックがＤＳＰ群Ｄ１０に供給されて、ＤＳＰ群Ｄ
ＩＯは時間軸変換回路６２用のライトアドレスカウンタ
６３及びリードアドレスカウンタ６４として動作する。

次に、セレクタ８３はＤＳＰ制御回路８４に制御されて
Ａ／Ｄ変換器３８の出力を選択しくステップ５３４）、
ＭＵＳＥ信号はＤＳＰ群Ｄ１を介して０５２７１４群８
５に入力される。次のステップＳ３５ではＤＳＰ群Ｄ１
によってノンリニアデエンファシス処理が行われる。

次のステップ８３６では、ＤＳＰ群Ｄ５　　Ｄ６゜Ｄ９
は内部メモリを利用して、時間軸変換を行う。

これらのＤＳＰ群Ｄ５　、　Ｄ６　、　Ｄ９４１、ＰＬ
Ｌ７０゜７２及びカウンタ６３．６４を構成するＤＳ−
Ｐ群Ｄ２゜Ｄ６．Ｄｌｏからの信号によって制御されて
動作する。次いで、ステップＳ３７において、ＤＳＰ群
Ｄ８　、　Ｄ１２．　Ｄ１６は夫々輝度信号Ｙ用、色差
信号Ｒ−Ｙ用及び色差信号Ｂ−Ｙ用の垂直フィルタとし
て機能する。こうして、時間軸が変換された映像信号に
対する内挿処理が行われる。

次にステップ３３８では、輝度信号Ｙ及び色差信号Ｒ−
Ｙ、Ｂ−Ｙは夫々Ｄ／Ａ変換器９０乃至９２に与えられ
てディジタル信号に変換され、出力端子９５乃至９７か
ら出力される。

一方、ＭＵＳＥ信号に含まれる音声信号については、Ｄ
ＳＰ群ＤＩ　、Ｄ５　、Ｄ９を通過してＤＳＰ群ＤＩ３
に与えられ、ステップＳ３９においてデインターリーブ
処理及びＮ［−ＤＰＣＭｆｉ調動作が行われる。こうし
て、ＤＳＰ群ＤＩ３によってＡモード及びＢモードの音
声データが再生され、これらの音声データはＬ　Ｐ　Ｆ
　５０ａ　、　５０ｂ　（第１６図参照）を夫々構成す
るＤＳＰ群Ｄ１４．　Ｄ１５に与えられて不要な高域成
分が除去される。次いで、ステップＳ４０において、Ｄ
ＳＰ群Ｄ１５からＤ／Ａ変換器９４に供給されてアナロ
グ信号に変換され、出力端子９９から出力される。こう
して、ダウンコンバート機能が実現される。

このように、本実施例においては、アレイ状に配設され
たＤＳＰ群Ｄ１乃至Ｄ１６を設け、ＧＣ処理用のプログ
ラム又はダウンコンバート処理用のプログラムを手動ス
イッチ回路によって選択的にこれらのＤＳＰ群Ｄ１乃至
Ｄ１６に与えることにより、ゴーストキャンセル機能及
びダウンコンノ＜−ト機能を実現している。両機能を実
現するために独立したハードウェアを構成していないこ
とから、回路規模を著しく縮小することができる。

なお、プログラムメモリに複数個のプログラムを格納し
、複数個のプログラムカウンタによってこれらのアドレ
スを指定し、切換信号によって各プログラムカウンタの
カウント出力を選択的にプログラムメモリに与えること
により、複数のプログラムを単一のＤＳＰアレイ群に実
行させることも可能である。

第１０図は本発明の他の実施例を示すプロ・ンク図であ
る。

本実施例はＤＳＰ制御回路８４に代えて第１０図のＤＳ
Ｐ制御回路１４０を採用した点が第１図の実施例と異な
る。ＧＣ用プログラムＲＯＭ　１４１にはＧＣ処理用の
プログラムが格納され、ダウンコンバート用プログラム
ＲＯＭ　１４２にはダウンコンノく一ト処理用のプログ
ラムが格納されている。ローダ−１４３はリードアドレ
スをこれらのプログラムＲＯＭ１４１　、１４２に与え
て、格納されているデータ読出すようになっている。ロ
ーダ−１４３は端子１３８を介して入力される手動スイ
ッチ回路８７（第１図参照）からの切換信号によって制
御されて、プログラムＲＯＭ１４１　、１４２のいずれ
か一方に選択的にアクセスし、読出したプログラムデー
タをプログラムＲＡ　Ｍ　１４４に書込むようになって
いる。

プロセッサ１４５は常時プログラムＲＡ　Ｍ　１４４に
プログラムリードアドレスを供給しており、プログラム
ＲＡ　Ｍ　１４４に格納されたプログラムデータに基づ
いて各種処理を実行するようになっている。

このように構成された実施例においては、手動スイッチ
回路８７の切換信号を切換えることによって、ＧＣ処理
とダウンコンバート処理とを選択する。手動スイッチ回
路８７によって“Ｌ”の切換信号を発生させると、ロー
ダ−１４３はＧＣ用プログラムＲＯＭ　１４１に対して
リード信号を供給してＧＣ処理用のプログラムデータを
読出す。更に、ローダ−１４３はプログラムＲＡ　Ｍ　
１４４にライトアドレスを供給してＧＣ処理用のプログ
ラムデータを書込む。このプログラムデータはブロモ・
ンサ７５に読込まれ、プロセッサ７５はＧＣ処理用のプ
ログラムを実行する。

逆に、“Ｈ″の切換信号が端子１３８に与えられると、
ローダ−１４３は、ダウンコンバート用プログラムＲＯ
Ｍ　１４２からダウンコンバート処理用のプログラムを
読出して、プログラムＲＡ　Ｍ　１４４に書込む。これ
により、プロセッサ１４５はダウンコンバート処理用の
プログラムを実行する。

他の作用は第１図の実施例と同様である。こうして、単
一のＤＳＰにより、ゴーストキャンセル処理及びダウン
コンバート処理が行われる。

本実施例においても第１図の実施例と同様の効果を有す
ることは明らかである。

［発明の効果コ 以上説明したように本発明によれば、ゴーストキャンセ
ル機能とダウンコンバート機能とを実現させた場合に、
回路規模を縮小することができるという効果を有する。

【図面の簡単な説明】

第１図は本発明に係るテレビジョン受像機の一実施例を
示すブロック図、第２図乃至第５図は第１図中のＤＳＰ
群を説明するためのブロック図、第６図は第１図中のＤ
ＳＰ群を説明するだめの説明図、第７図は第１図中のＤ
ＳＰ制御回路及びプログラムメモリの具体的な構成を示
すブロック図、第８図及び第９図は実施例の動作を説明
するためのフローチャート、第１０図は本発明の他の実
施例を示すブロック図、第１１図は従来のテレビジョン
受像機を示すブロック図、第１２図はＴＦの構成を示す
ブロック図、第１３図はタップ係数の修正法を説明する
ためのフローチャート、第１４図はＯＣＲ信号を説明す
るための波形図、第１５図はＴＦの動作を説明するため
の波形図、第１６図は従来のテレビジョン受像機を示す
ブロック図、第１７図は第１６図中の走査線数変換回路
の具体的な構成を示すブロック図、第１８図は時間軸変
換の動作を説明するための説明図である。 ８３・・・セレクタ、８５・・・ＤＳＰアレイ群、８４
・・・ＤＳＰ制御回路、８６・・・プログラムメモリ、
８７・・ 手動スイッチ回路、 乃至Ｄ１６・・ＤＳＰ群。

Claims (1)

1. 【特許請求の範囲】 所定のプログラムが与えられこのプログラムに基づく所
   定の機能を実現するディジタルシグナルプロセッサと、 少なくともゴーストキャンセル機能及びダウンコンバー
   ト機能を前記ディジタルシグナルプロセッサにおいて実
   現するためのプログラムを記憶するプログラムメモリと
   、 切換一信号に基づいて前記プログラムメモリの所定のプ
   ログラムを選択的に読出して前記ディジタルシグナルプ
   ロセッサに与える切換手段とを具備したことを特徴とす
   るテレビジョン受像機。