KR960013229B1 - 다수 방식의 아날로그 및 디지탈 이미지 신호를 처리하는 이미지 신호 처리장치 - Google Patents

다수 방식의 아날로그 및 디지탈 이미지 신호를 처리하는 이미지 신호 처리장치 Download PDF

Info

Publication number
KR960013229B1
KR960013229B1 KR1019930012618A KR930012618A KR960013229B1 KR 960013229 B1 KR960013229 B1 KR 960013229B1 KR 1019930012618 A KR1019930012618 A KR 1019930012618A KR 930012618 A KR930012618 A KR 930012618A KR 960013229 B1 KR960013229 B1 KR 960013229B1
Authority
KR
South Korea
Prior art keywords
processing
program
decoding
signal
digital image
Prior art date
Application number
KR1019930012618A
Other languages
English (en)
Other versions
KR950005035A (ko
Inventor
마사히로 야마다
히로유끼 이가
기요시 호시노
나오끼 아까마쯔
겐니찌 도코로
히사오 시마자끼
Original Assignee
가부시기가이샤 도시바
사또오 후미오
도시바 에이.브이.이 가부시기가이샤
나카무라 노부히데
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 도시바, 사또오 후미오, 도시바 에이.브이.이 가부시기가이샤, 나카무라 노부히데 filed Critical 가부시기가이샤 도시바
Priority to KR1019930012618A priority Critical patent/KR960013229B1/ko
Publication of KR950005035A publication Critical patent/KR950005035A/ko
Application granted granted Critical
Publication of KR960013229B1 publication Critical patent/KR960013229B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation

Abstract

내용 없음.

Description

다수 방식의 아날로그 및 디지탈 이미지 신호를 처리하는 이미지 신호 처리장치
제1도는 본 발명에 따른 이미지 신호 처리 장치의 제1실시예를 설명하는 블록도.
제2도는 제1실시예에 사용되는 이미지 디코더 DSP(디지탈 신호 처리 장치)의 세부에 설명하는 블록도.
제3A도 내지 제3F도는 각각 이미지 디코더 DSP의 동작을 설명하는 도면.
제4도는 이미지 디코더 DSP 내에서 사용되는 ALU(산술 논리 유닛)의 세부를 설명하는 브록도.
제5도는 ALU에 부가되는 메모리에서의 각종 데이타의 데이타 기록 영역을 설명하는 도면.
제6도는 ALU의 사용에 의한 가산 처리, 감산 처리 및 승산 처리의 동작을 설명하는 흐름도.
제7도는 ALU의 사용에 의한 하나의 픽셀 지연 처리의 동작을 설명하는 흐름도.
제8도는 1H 지연 처리의 동작을 설명하는 흐름도.
제9도는 ALU의 사용에 의한 NTSC 시스템 이미지 신호의 디코드 처리 수단을 기능적으로 설명하는 블록도.
제10도는 디코드 처리 수단의 사용에 의한 디코드 처리 동작을 설명하는 흐름도.
제11도는 ALU의 사용에 의한 코스트 제거 수단을 기능적으로 설명하는 블록도.
제12도는 뮤즈(MUSE)시스템의 이미지 신호의 전송 형태와 누락된 픽셀의 보간 처리를 설명하는 도면.
제13도는 ALU의 사용에 의한 MUSE 시스템 이미지 신호의 디코드 처리 수단을 기능적으로 설명하는 블록도.
제14도는 복수의 디코드 처리 프로그램이 이미지 디코더 DSP에 사용되는 프로그램 메모리내에 기록되는 상태를 설명하는 도면.
제15A도 내지 제15D도는 각각 이미지 디코더 DSP에 사용되는 프로그램 메모리내에 기록되는 상태를 설명하는 도면.
제16도는 복수의 디코드 처리 프로그램이 프로그램 메모리에 기록되는 동작을 설명하는 흐름도.
제17도는 이미지 신호가 인코딩, 압축 및 전송되는 디지탈 방송의 인코더 시스템을 설명하는 블록도.
제18A도 내지 제18D도는 각각 디지탈 방송에서의 코딩율을 설명하는 도면.
제19도는 디지탈 방송을 수신하는 디코드 시스템을 설명하는 도면.
제20도는 ALU의 사용에 의한 디지탈 방송의 역 DCT 계산 처리 수단을 기능적으로 설명하는 블록도.
제21도는 역 DCT 계산 처리 수단의 사용에 의한 디지탈 방송의 역 DCT 계산 처리 수단의 동작을 설명하는 흐름도.
제22도는 ALU의 사용에 의한 NTSC 시스템 이미지 신호의 3차원 디코드 처리 수단을 기능적으로 설명하는 블록도.
제23도는 기본 디코드 처리 프로그램 및 3차원 디코드 처리 프로그램이 프로그램 메모리에 기록되는 상태를 설명하는 도면.
제24도는 이미지 디코더 DSP의 디코드 처리 능력과 디코드 처리 프로그램간의 관계를 설명하는 도면.
제25도는 이미지 디코더 DSP의 디코드 처리 능력에 따른 디코드 처리 프로그램의 전환 동작을 설명하는 흐름도.
제26도는 프로그램 메모리에 디코드 처리 프로그램을 기록하는 다른 수단을 기능적으로 설명하는 블록도.
제27도는 기본 디코드 처리 프로그램 및 3차원 디코드 처리 프로그램이 프로그램 메모리에 기록되는 상태를 설명하는 도면.
제28도는 제1도의 실시예를 부분적으로 수정한 변형 실시예를 설명하는 블록도.
제29도는 변형 실시예에 사용된 신호 판별 회로의 세부를 설명하는 블록도.
제30도는 변형 실시예에서 이미지 디코더 DSP로 전송되는 프로그램의 전환 동작을 설명하는 흐름도.
제31도는 변형 실시예에서 이미지 디코더 DSP로 전송되는 프로그램의 다른 전환 동작을 설명하는 흐름도.
제32도는 변형 실시예에서 이미지 디코더 DSP로 전송되는 프로그램의 다른 전환 동작을 설명하는 흐름도.
제33도는 제1도의 실시예에 사용되는 이미지 디코더 DSP와 동일한 이미지 디코더 DSP의 기능이 다른 회로 구조에 의해 구현되는 이미지 디코더 회로를 설명하는 블록도.
제34도는 제33도의 이미지 디코더 회로에 사용되는 MAC 모듈의 세부를 설명하는 블록도.
제35도는 역 DCT 계산 처리가 실행될 수 있도록 제33도의 이미지 디코더 회로가 설정되는 상태를 설명하는 블록도.
제36A도 내지 제36C도는 각각 제33도의 이미지 디코더 회로내에서의 역 DCT 계산 처리의 동작을 설명하는 도면.
제37도는 제 33도의 이미지 디코더 회로에 사용되는 래치를 갖는 시프트 레지스터의 세부를 설명하는 블록도.
제38도는 제33도의 이미지 디코더 회로에 사용되는 ROM에 기억된 데이타를 설명하는 도면.
제39도는 제33도의 이미지 디코더 회로가 NTSC 시스템 이미지 신호의 디코드 처리를 실행할 수 있도록 세트된 상태를 설명하는 블록도.
제40도는 제33도의 이미지 디코더 회로가 NTSC 시스템 이미지 신호의 디코드 처리의 동작을 설명하는 도면.
* 도면의 주요부분에 대한 부호의 설명
11 : 안테나 12 : 튜너 IF 증폭기
13 : VSB/FM 증폭기 14 : 스위치 회로
15 : QAM 복조기 19 : A/D 변화기
23 : 이미지 디코더 DSP 24 : 에러 보정 회로
25 : 가변길이 코드 디코드 회로 32 : 프로그램 메모리
34 : 프로그램 로더 38 : ROM
39 : RAM
본 발명은 아날로그 방식의 다수의 텔레비젼 신호 및 디지탈 이미지 신호를 선택적으로 입력하여 처리하는 이미지 신호 처리장치에 관한 것으로, 특히 디지탈 신호 처리 장치(DSP : Digtal Signal Processor)를 사용하여 이미지 신호를 재생 및 처리하는 개선된 이미지 신호 처리 장치에 관한 것이다.
근래에 들어 디지탈 기술의 급속한 발전에 따라 방송 매체가 무척 다양화되고 있음은 자명한 사실이다. 특히 최근에는 지상파(ground wave)의 VHF 대역 및 UHF 대역을 사용하는 NTSC 시스템의 텔레비젼 방송뿐만 아니라 예를 들어 MUSE 시스템의 고해상도(하이비젼)를 갖는 텔레비젼 방송 및 방송 위성(BS)을 사용하는 NTSC 시스템의 텔레비젼 방송이 실현되고 있다.
또한, 현재 사용되는 스크린 크기에 비해 수평측이 수직측 보다 긴 스크린 크기에 대응하여 16:9의 스크린 종횡비로 현재의 지상파를 사용하여 이미지 신호를 전송하기 위해, 그리고 제한된 수의 위성을 효율적으로 사용할 수 있도록 하나의 방송 위성당 가능한 많은 방송을 전송하기 위해, 장래에는 이미지를 디지탈화 및 데이타 압축시켜 가능한 한 작은 대역으로 이미지 신호를 전송하는 디지탈 방송이 계획되고 있다.
상술한 바와 같이 방송매체가 다양화됨에 따라, 각각의 매체에 의한 방송을 모두 수신하여 재생할 수 있는 기능을 갖는 텔레비젼 수상기가 요구되고 있다. 이 경우에 복수의 방송매체에 따른 이미지 신호를 동시에 수신 할 수 있고, 동일 스크린상에 다중 스크린 형태로 동시에 표시할 수 있는 기능이 고려될 것이다.
그러나, 이러한 다양화된 방송매체에 의한 신호를 처리할 수 있는 텔레비젼 수상기를 개발하기 위해 각 방송 매체로부터 전송되는 이미지 신호를 재생하는 재생 회로가 개별적으로 제공된다면, 이는 장치의 크기가 비대해지고 비용이 상승되어 실제 응용에 있어 바람직스럽지 못하다.
본 발명은 상기한 문제를 고려하여 이루어진 것으로, 본 발명의 목적은 상이한 텔레비젼 시스템에 의해 전송되는 상이한 다수 유형의 이미지 신호를 단일 구조로 디코드처리할 수 있고, 경제적 장점을 가지며, 실용적으로 사용될 수 있는 이미지 신호 처리 장치를 제공하는데 있다.
본 발명의 제1특징에 따라, 아날로그 이미지 신호 및 이 아날로그 이미지 신호를 가변길이 부호화 처리함으로써 형성된 디지탈 이미지 신호중 적어도 하나를 포함하는 복수 유형의 이미지 신호를 선택적으로 입력하는 이미지 신호 처리 장치에 있어서, 상기 입력된 아날로그 이미지 신호를 디지탈 이미지 신호로 변환하는 A/D 변환 수단과; 입력된 가변길이 부호화된 디지탈 이미지 신호를 고정 주기동안 고정량의 데이타를 갖는 고정길이 디지탈 이미지 데이타로 변환하는 비율 변환 수단과; 상기 A/D 변환 수단으로부터 출력된 A/D 변환된 디지탈 이미지 데이타와 상기 비율변환수단으로부터 출력된 고정길이 디지탈 이미지 데이타를 선택적으로 입력하고, 전송 시스템에 대응하는 처리 프로그램에 따라 상기 입력된 디지탈 이미지 데이타를 디코드하는 디코딩 수단을 포함하며, 상기 디코딩 수단은 상기 복수 유형의 이미지 신호의 각각의 전송 시스템에 대응하는 복수의 처리 프로그램을 기억하는 기억 수단과; 상기 기억 수단으로부터 입력된 이미지 신호의 전송 시스템에 대응하는 처리 프로그램을 판독하는 판독 수단과; 상기 판독 수단에 의해 판독된 처리 프로그램에 의거하여 상기 입력된 디지탈 이미지 데이타를 디코드 처리하는 디코드 처리 수단을 포함하는 것을 특징으로 한다. 상술한 구성에 따라, 입력된 아날로그 이미지 신호는 디지탈 이미지 신호로 변환되고, 입력된 가변길이 부호화된 디지탈 이미지 신호를 고정 주기동안 고정량의 데이타를 갖는 고정길이 디지탈 이미지 신호로 변환되어 디코드된다. 또한, 디지탈 방식으로 전송된 이미지 신호의 디코드 처리 및 아날로그 방식으로 전송된 이미지 신호의 디코드 처리 모두에 대해 동일한 디코드 처리 회로가 사용될 수 있다. 따라서, 상이한 텔레비젼 방송 시스템에의해 전송되는 복수 유형의 이미지 신호에 대해 단일의 구조로 재생처리가 가능하므로, 본 발명은 경제적 장점을 가져 실제 응용에 있어 바람직하게 사용할 수 있다.
본 발명의 실시예가 도면을 참조하여 이하에 설명된다.
제1도에서 참조 번호 11은 안테나이다. 안테나(11)가 NTSC 신호, PAL 신호, MUSE 신호 등과 같은 아날로그 신호중 지상파의 VHF 대역 및 UHF 대역을 사용하는 NTSC 시스템의 텔레비젼 방송 전파를 수신하는 경우, 상기 안테나(11)로부터 얻어지는 이미지 신호는 튜너 IF(중간 주파수) 증폭기(12)를 통과하고, VSB/FM 복조기(13)로 전송되어 아날로그 기저대역 신호로 복조되며, 스위치 회로(14)로 출력된다. 상기 튜너 IF 증폭기(12) 및 VSB/FM 복조기(13)는 복수의 수신 시스템내에 각각 제공되며, 동일 주파수 대역 또는 상이한 주파수 대역에서의 복수의 텔레비젼 방송이 동일 NTSC 시스템에서 동시에 수신되어 복조될 수 있다.
한편, MPEG 등과 같은 가변길이 부호화처리된 디지탈 이미지 신호가 전송되는 디지탈 방송 전파를 안테나(11)가 수신하는 경우, 안테나(11)로부터 얻어지는 디지탈 이미지 신호는 튜너 중간 주파수 증폭기(12)를 통과하고, QAM 복조기(15) (2개의 직교 반송파를 이용하여 진폭변조)에 전송되어 복조됨으로써 1,0데이타(디지탈 이미지 데이타)를 갖는 비트 스트링으로 변환되어 스위치 회로(14)로 출력된다.
또한, 입력 단자(16,17)를 통해 아날로그 기저대역 신호 및 디지탈 이미지 데이타가 외부 유닛으로부터 스위치 회로(14)로 각각 입력될 수도 있다. 스위치 회로(14)는 오퍼레이터에 의해 상기 4가지 유형의 입력 신호로부터 선택되는 신호를 출력한다.
상기 스위치 회로(14)는 입력된 아날로그 기저대역 신호의 아날로그 음성 신호를 출력라인(18)에 출력시킨다. 출력라인(18)에 출력된 아날로그 음성 신호는 A/D 변환기(19)로 전송되어 디지탈 음성 데이타로 변환된다. 상기 A/D 변환기(19)로부터 출력되는 디지탈 음성 데이타는 음성 DSP(20)로 전송되어 소정의 데이타 처리가 실행되고 출력단자(21)로부터 출력되어 음성이 재생된다.
상기 스위치 회로(14)는 입력 아날로그 기저대역 신호내의 아날로그 기저대역 이미지 신호를 출력라인(22)에 출력시킨다. 출력라인(22)에 출력된 아날로그 기저대역 이미지 신호는 이미지 디코더 DSP(23)로 입력된다. 상술한 바와 같이, 출력라인(22)은 동시에 수신 및 복조될 수 있는 텔레비젼 방송의 수에 대응하여 형성된다. 이후에 설명될 이미지 디코더 DSP(23)는 복수의 입력 아날로그 기저대역 이미지 신호를 디코드 처리하는 기능을 갖는다.
상기 스위치 회로(14)로부터 출력되는 디지탈 이미지 데이타는 에러 보정 회로(24)로 전송되며, 에러 보정처리 및 데이타를 음성 성분과 이미지 성분으로 분리하는 분리처리가 실행된다. 분리된 디지탈 음성 성분은 음성 DSP(20)로 전송되어 소정의 데이타 처리가 실행되며, 디지탈 음성 데이타가 출력단자(21)로부터 출력되어 음성이 재생된다. 분리된 디지탈 이미지 성분은 가변길이 코드 디코드 회로(25)로 공급되고, 비트 스트림의 데이타율이 고정 주기의 시간동안 고정량의 데이타를 갖도록 변환 및 디코드된다. 그리고나서, 디지탈 이미지 성분은 이미지 디코더 DSP(23)에 공급되어 디코드 처리가 실행된다.
상기 이미지 디코더 DSP(23)는 입력된 아날로그 기저대역 이미지 신호를 디지탈화한다. 디지탈화된 이미지 신호는 출력라인(26)을 통해 동기 DSP(27)로 공급된다.
상기 동기 DSP(27)는 이미지 신호로부터 동기 신호 부분을 추출하고, 이 동기 신호 부분의 위상 데이타로부터 상기이미지 신호의 수평동기신호 및 이 수평동기신호와 동기하는 샘플클록신호를 발생시킨다. 발생된 수평동기신호 및 샘플클록신호를 출력라인(28)을 통해 이미지 디코더 DSP(23)로 출력된다. 수직동기신호 및 NTSC와 같이 칼라 부반송파를 사용하는 전송 시스템의 경우, 동기 DSP(27)는 칼라 부반송파 신호를 발생시켜 이 부반송파 신호를 출력라인(29)을 통해 이미지 디코더 DSP(23)로 출력시킨다.
이미지 디코더 DSP(23)에 의해 적당한 레벨에서 아날로그 기저대역 이미지 신호를 디지탈로 변환하기 위해, 상기 동기 DSP(27)는 클램프 제어신호를 발생시켜 이 신호를 출력라인(30)을 통해 이미지 디코더 DSP(23)로 출력시킨다.
예컨대, NTSC 시스템의 이미지 신호의 경우, 이미지 디코더 DSP(23)는 휘도 신호와 칼라 신호의 분리, 상기 칼라 신호의 복조, 및 칼라 농도와 칼라 튠(color tune)의 조정을 실행하여 3원색을 복원시킨다. 다른 전송 시스템의 경우에서의 신호 처리는 3원색이 복원되도록 각 전송 시스템에 따라 실행된다. 이들 신호의 내용의 전환은 이미지 디코더 DSP(23)에 의해 실행되는 프로그램의 내용을 변경함으로써 가능하며, 이에 대한 상세한 내용은 이후에 설명될 것이다. 이미지 디코더 DSP(23)에 의해 디코드된 이미지 신호는 디스플레이 DSP(31)에 공급되며, 프레임 동기와 처리, 이미지 스케일링 처리 및 중첩 처리가 실행되어 하나의 스크린으로 모여진다. 그리고나서, 이 이미지 신호가 출력단자(32)로부터 인출된다. 출력단자(32)로부터 인출된 이미지 신호를 예를 들면 CRT(음극선과) 또는 액정 디스플레이에 의해 이미지 디스플레이된다.
이미지 디코더 DSP(23)에 제공될 각종 유형의 프로그램들은 프로그램 메모리(33)에 기억된다. 프로그램 로더(34)에 의해 프로그램 메모리(33)로부터 소정의 프로그램이 독출되며, 이 프로그램은 이미지 디코더 DSP(23)에 제공된다. 프로그램 로더(34)는 포트(36)를 통하여 CPU(35)에 의해 제어된다. CPU(35)는 또한 포트(37)를 통하여 스위치 회로(14)의 스위칭을 제어한다.
CPU(35)는 ROM(판독전용메모리) (38)에 기억된 프로그램에 의거하여 RAM(랜덤액세스메모리) (39)을 사용함으로써 계산 처리를 수행하고, 이미지 신호 처리 시스템의 전체 동작을 제어한다. 오페레이터에 의해 공급되는 동작 데이타(operation data)는 포트(41)를 통하여 입력 단자(40)에서 CPU(35)로 공급된다. CPU(35)는 입력된 동작 데이타에 따라 프로그램 로더(34) 및 스위치 회로(14)를 제어한다.
제2도는 이미지 디코더 DSP(23)의 내부 구조를 도시한 것이다. 참조 부호 421,422,…,42n은 입력단자를 나타낸다. 제1도의 출력선(22)으로부터 유입되는 복수의 아날로그 기저대역 이미지 신호는 각각의 입력단자(421,422,…,42n)에 제공된다. 각각의 입력단자(421,422,…,42n)에 제공되는 각각의 아날로그 기저대역 이미지 신호는 각각의 클램프 회로(431,432,…,43n)에 제공되어 레벨 제어된다. 그 다음에, 각각의 아날로그 기저대역 이미지 신호는 A/D 변환기(441,442,…,44n)에 제공되어 디지탈 신호로 변환되고 스위치 매트릭스 회로(45)에 공급된다.
클램프 회로(431,432,…,43n)는 입력단자(421,422,…,42n)로부터 입력되는 아날로그 기저대역 이미지 신호의 레벨을 동기 DSP(27)에서 출력된 클램프 제어 신호에 의거하여 입력 단자(46)를 통해 다음단의 A/D 변환기(441,442,…,44n)의 동적범위이내가 되도록 제어한다. A/D 변환기(441,442,…,44n)는 동기 DSP(27)로부터 출력되어 입력단자(47)를 통하여 공급되는 샘플클록신호에 기초하여 아날로그 기저대역 이미지 신호의 A/D 변환 처리를 실행한다.
가변길이 코드 디코드 회로(25)에 의해 디코드된 디지탈 이미지 데이타를 입력단자(48)를 통하여 스위치 매트릭스 회로(45)에 공급된다. A/D 변환기(441,442,…,44n)에서 출력된 디지탈 이미지 데이타 및 입력단자(48)에 공급되는 디지탈 이미지 데이타는 수평동기신호, 수직동기신호, 클램프제어신호, 칼라 부반송파신호, 및 샘플클록신호를 발생하기위해 출력단자(49)를 통하여 동기 DSP(27)로 전송된다. 동기 DSP(27)에 의해 발생되는 수평동기신호 및 칼라 부반송파 신호는 입력단자(50)를 통하여 스위치 매트릭스 회로(45)에 공급된다.
이후 상세히 설명될 m개의 출력 RAM(511,…,51m)에서 출력된 디지탈 이미지 데이타는 스위치 매트릭스회로(45)에 공급된다. 스위치 매트릭스 회로(45)는 입력단자(50)를 통하여 공급되는 수직동기신호 및 칼라 부반송파신호; A/D 변환기(441,442,…,44n)로부터 출력되는 디지탈 이미지 데이타; 입력단자(48)로부터 공급되는 디지탈 이미지 데이타; 및 출력 RAM(511,…,51m)에서 출력되는 디지탈 이미지 데이타로부터 m개의 데이타를 선택하고, 선택된 m개의 데이타를 각각 m개의 시프트 레지스터(521,522,…,52m)에 공급한다.
각각의 시프트 레지스터(521,522,…,52m)는 동기 DSP(27)에서 출력되어 입력단자(47)를 통하여 공급되는 샘플클록신호 및 수평동기신호에 기초하여 입력 데이타를 1H 주기의 시간(수평 주사)동안 시프트시킬 수 있다. 다시 말해서, 제3(A)도에 도시된 바와 같이 1H 주기의 시간 동안의 파형에 대응하는 디지탈 이미지 데이타가 스위치 매트릭스 회로(45)에서 출력된면, 제3(B)도에 도시된 바와 같이 파형 방향에 대응하는 디지탈 이미지 데이타가 좌측에서 우측으로 순차적으로 시프트되어 시프트 레지스터(521,522,…,52m)에 입력된다.
제3(C)도에 도시된 바와 같이 래치 회로(L52)가 각각의 시프트 레지스터(521,522,…,52m)에 구성된다. 1H 주기의 시간 동안의 디지탈 이미지 데이타가 시프트 레지스터(521,522,…,52m)에 기억되면, 기억된 디지탈 이미지 데이타는 수평동기신호에 의거한 타이밍에 의해 래치 회로(L52)에 전송된다. 제2도 및 제3(D)도에 도시된 바와 같이, 각각의 시프트 레지스터(521,522,…,52m)의 래치 회로(L52)에 기억된 1H 주기의 시간 동안의 디지탈 이미지 데이타는 복수의 ALU(산술 논리 유닛) (531,532,…,53p)를 포함하고 디지탈 이미지 데이타의 디코딩을 위한 계산을 수행하는 산술 유닛(53)에 시분할적으로 공급된다.
산술 유닛(53)은 각각의 시프트 레지스터(521,522,…,52m)의 래치 회로(L52)에 기억되어 있는 1H 주기의 시간 동안의 디지탈 이미지 데이타를 시분할적으로 인출하고, 인출된 1H기간 동안의 디지탈 이미지 데이타를 복수의 ALU(531,532,…,53p)로 분배하여 1H 주기의 시간 이내에 신호처리를 실행한다. 하나의 ALU에 의해 단지 하나의 픽셀만이 계산된다면, NTSC 시스템의 경우, 전체 ALU의 갯수는 수평 방향의 픽셀수와 동일한 910개가 되어야 한다. 그러나, 하나의 ALU에 의해 복수의 픽셀 데이타에 대한 계산이 수행될 수 있으며, ALU의 개수는 그에 따라 감소될 것이다.
제2도에 도시된 바와 같이, 산술 유닛(53)의 각 ALU(531,532,533,…,53p)는 프로그램 메모리(54)에 기억된 프로그램에 의거하여 계산처리를 실행한다. 프로그램 메모리(54)에 필요한 프로그램은 프로그램 메모리(33)에 기억된 각종 프로그램으로부터 프로그램 로더(34)에 의해 선택적으로 판독되어 입력 단자를 통하여 로드된다. 시프트 레지스터(521,522,…,52m) 각각의 래치 회로(L52)에 기억된 m개의 디지탈 이미지 데이타를 디코드 처리하기 위하여, 그 최대치인 m개의 프로그램이 프로그램 메모리(54)에 로드될 수 있다. 이 프로그램들은 각각의 ALU(531,532,533,…,53p)에 시분할적으로 공급되며, 이로써 각각의 디지탈 이미지 데이타가 시분할 방식으로 순차적으로 디코드 처리된다.
메모리(551,552,553,…,55p)는 ALU(531,532,533,…,53p)에 각각 접속되며, 각각의 ALU(531,532,533,…,53p)의 계산 결과가 메모리(551,552,553,…,55p)의 각각에 기억된다.
산술 유닛(53)의 출력 데이타는 m개의 시프트 레지스터(561,…,56m)에 선택적으로 공급된다. 예를 들어, 시프트 레지스터(521)에 의해 래치되어 산술 유닛(53)에 의해 디코드 처리된 디지탈 이미지 데이타는 시프트 레지스터(561)에 제공된다. 그리고나서, 시프트 레지스터(522)에 의해 래치되어 산술 유닉(53)에 의해 디코드 처리된 데이타는 시프트 레지스터(562)에 제공된다.
제3(E)도에 도시된 바와 같이, 래치 회로(L56)는 시프트 레지스터(561,…,56m)에 제공된다. 출력 데이타가 산술 유닛(53)으로부터 공급되면, 이 데이타는 래치회로(L56)에 의해 래치되고, 제3(F)도에 도시된 바와 같은 수평동기신호에 의거한 타이밍에 의해 시프트 레지스터(561,…,56m)에 전송된다. 시프트 레지스터(561,…,56m)에 전송된 데이타는 입력단자(47)를 통하여 공급된 샘플 클록신호에 의거하여 출력 RAM(511,…,51m)에 연속적으로 출력된다.
각각의 시프트 레지스터(561,…,56m)는 이미지 데이타용의 시프트 레지스터와 어드레스용의 시프트 레지스터로 구성된다. 어드레스는 어드레스용의 시프트 레지스터로부터 출력되고, 이미지 데이타용 시프트 레지스터로부터 출력된 데이타는 출력용 RAM(511,…,51m)의 어드레스에 순차적으로 기입된다. 1에서부터 연속하여 순차적으로 변화하는 어드레스는 출력용 RAM(511,…,51m)에 공급되며, 이로써 그 데이타가 판독된다. 판독된 데이타는 디멀티플렉서(57)로 전송되며, 필요한 데이타가 선택되어 출력단자(581,582,…,58m)로부터 인출된다. 칼라 신호와 같은 신호와 다중화된 신호의 경우, 다중화된 신호는 필요에 따라 디멀티플렉스되어 출력단자(581,582,…,58m)에 출력된다.
RAM(511,…,51m)에 공급되는 데이타를 판독하기 위한 어드레스는 프로그래밍에 의해 단순하게 1에서 증가하는 값에 의해서 뿐만아니라 임의의 순열에 의해서도 제공되지 않고, 예를 들어, ROM 및 RAM을 사용하므로써 어드레스값은 단순하게 1에서부터 증가하는 값을 출력하는 카운터의 출력으로 변환된다. 이로써 이미지의 수평 방향에서의 시간축 길이가 쉽게 만들어질 수 있다. ALU(531,532,533,…,53p)간의 데이타 통신은 통신버스(59)를 통하여 이루어질 수 있다.
프로그램 메모리(54)에 공급되는 판독 어드레스는 프로그램 카운터(60)로부터 발생된다. 프로그램 메모리(54)로부터 어드레스를 판독하고 이 어드레스를 산술 유닛(53)에 공급하기 위한 프로그램 전환은 멀티포인트 제어회로(61)가 인터럽트 벡터 발생회로(62)의 출력 및 수평동기신호에 의거하여 프로그램 카운터(60)를 동작시키는 시점에서 실현될 것이다. 프로그램 카운터(60)로부터 어드레스를 일시적으로 유지하기 위하여 스택 레지스터(63)가 제공된다.
제4도는 ALU(531)의 내부 구조를 도시한 것이다. 다른 ALU(532,533,…,53p)의 내부 구조는 ALU(531)의 구조와 동일하므로 설명을 생략한다. 참조 번호 531a는 입력단자이다. 프로그램 메모리(54)로부터 판독된 프로그램 데이타는 입력단자(531a)에 공급된다. 입력단자(531a)에 공급된 프로그램 데이타는 명령 디코더(531b)에 입력되어 디코드된다. 명령 디코더(531b)는 디코딩 결과에 따라 어드레스 레지스터(531c), 산술논리유닛(531d), A 레지스터(531e), B 레지스터(531f), 및 스위치(531g)를 제어하고, 그에 따라 소망하는 계산 처리, 즉, 디코드 처리가 실행된다.
래치 회로(L52)에 유지되어 있는 디지탈 이미지 데이타는 입력단자(531h)에 입력된다. 입력단자(531i)는 통신 버스(59)에 접속된다. 산술논리유닛(531d)의 계산 결과는 D 레지스터(531j)로 인출된다. 그리고나서, 이 계산 결과가 출력단자(531k)를 통하여 스프트 레지스터(561,…,56m)로 출력되고 출력단자(5311)를 통하여 메모리(551)에 출력된다. 산술논리유닛(531d)은 계산의 수행을 표시하는 신호를 계산동안 출력단자(531m)를 통하여 멀티포인트 제어회로(61)에 출력한다.
제5도에 도시된 바와 같이 메모리(551)에 있어, 0000(16진수)에서부터 00FF(16진수)까지의 어드레스는 시프트 레지스터(521,522,…,52m)로부터 출력된 데이타가 기록되는 영역이고, 0100(16진수)에서부터 01FF(16진수)까지의 어드레스는 스프트 레지스터(561,…,56m)에 출력될 데이타가 기록되는 영역이고, 0200(16진수)에서부터 02FF(16진수)까지의 어드레스는 우측 및 좌측 인접 ALU 전송 데이타가 기록되는 영역이며, 0300(16진수)에서부터 FFFF(16진수)까지의 어드레스는 계산 결과가 기록되는 영역이다.
다음에는 여러가지 유형의 계산처리 또는 신호처리가 상기 구조의 ALU(531)에 제공될 프로그램을 전환함으로써 수행될 수 있다는 것을 설명한다.
제6도는 가산처리, 감산처리 및 승산처리 연산을 설명하기 위한 흐름도이다. 처리가 개시되면(단계 S1), 단계 S2에서 명령 디코더(531b)는 시프트 레지스터(521,522,…,52m)로부터 출력된 데이타가 기록된 메모리(551)의 기록 영역으로부터 2개의 데이타를 계산 대상으로서 판독하여 A 및 B 레지스터(531e,531f) 내에 기억한다. 단계 S3에서, 명령 디코더(531b)는 산술논리유닛(531d)으로 하여금 A 및 B 레지스터(531e,531f)내에 기억된 데이타의 가산처리, 감산처리, 또는 승산처리를 행하도록 제어하며, 그 계산 결과를 D 레지스터(531j)에 기억시킨다. 단계 S4에서, 명령 디코더(531b)는 D레지스터(531j)내에 기억된 데이타를 메모리(551)의 계산결과 기록 영역에 기록하며, 계산처리가 종료된다(단계 S5).
제7도는 1픽셀 지연 처리 동작을 설명하기 위한 흐름도이다. 처리가 개시되면(단계 S6), 단계 S7에서, 명령 디코더(531b)는 메모리(551)로부터 비지연 데이타를 판독하여 이 데이타를 D 레지스터(531j)에 기억시킨다. 단계 S8에서, 명령 디코더(531b)는 통신 버스(59)를 통해 인접한 다른 ALU 내의 D 레지스터에 기억된 데이타를 판독하며, 이 데이타를 A 레지스터(531e)에 기억시킨다. 단계 S9에서, 명령 디코더(531b)는 A 레지스터(531e)에 기억된 데이타를 메모리(551)에 기록하며, 1픽셀 지연 처리가 종료된다(단계 S10).
제8도는 1H 지연 처리 동작을 설명하기 위한 흐름도이다. 처리가 개시되면(단계 S11), 단계 S12에서 명령 디코더(531b)는 메모리(552)내의 1H 지연용으로 예약된 어드레스로부터 데이타를 판독하여 메모리(551)에 기억시킨다. 단계 S13에서, 명령 디코더(531b)는 메모리(551)로부터 1H 지연될 데이타를 판독하여 메모리(551)의 1H 지연용으로 예약된 어드레스에 데이타를 기록하고, 1H 지연 처리는 종료된다(단계 S14).
상기 구조의 ALU(531∼53p)에 제공될 프로그램을 전환함으로써 여러가지 유형의계산처리 또는 신호처리가 수행될 수 있다.
다음에는 NTSC 시스템에서의 이미지 신호에 대한 디코딩 처리가 ALU(531∼53p)에 의해 수행되는 것을 설명할 것이다. 제9도는 ALU(531∼53p)를 사용함으로써 NTSC 시스템에 의거하여 인코딩 처리된 이미지 신호를 디코딩하기 위한 처리수단을 설명하는 블록도이다.
이것은 제10도의 흐름도를 참조하여 설명될 것이다.
처리가 개시되면(단계 S15), 단계 S16에서 ALU(531∼53p)는 1H 동안의 디지탈 이미지 데이타가 시프트 레지스터(521,522,…52m)에 기억될 때까지 대기한다.
단계 S17에서, ALU(531~53p)는 입력단자(64a)를 통해 시프트 레지스터(521,522,…52m)내에 기억된 1H 동안의 디지탈 이미지 데이타를 인출한다. 단계 S18에서, ALU(531~53p)는 인출된 디지탈 이미지 데이타를 BPF(대역통과필터; 64b)에 통과시켜 고주파 성분을 추출한다. 단계 S19에서, ALU(531~53p)는 입력단자(64c)를 통해 시프트 레지스터(521,522,…52m)내에 기억된 칼라 부반송파 신호를 인출한다. 단계 S20에서, ALU(531~53p)는 승산 회로(64d)를 사용하여 BPF(64b)로부터 출력된 고주파 성분과 칼라 부반송파 신호를 승산해서 칼라신호 1를 얻는다. 단계 S21에서, ALU(531~53p)는 위상 시프터(64e)에 의해 칼라 부반송파 신호를 90° 위상 변화시켜 얻은 신호와 BPF(64b)로부터 출력된 고주파 성분을 승산회로(64f)를 사용하여 승산함으로써 칼라신호 2를 얻는다.
단계 S22에서, ALU(531~53p)는 매트릭스 회로(64g)를 사용하여 2개의 칼라신호 1,2에 관련되는 매트릭스 계산을 수행해서, 2개의 칼라차 신호 R-Y, B-Y를 생성한다. 단계 S23에서, ALU(531~53p)는 출력 단자(64h,64i)를 통해 2개의 칼라차 신호 R-Y, B-Y를 시프트 레지스터(561,…,56m)에 출력한다. 단계 S24에서, ALU(531~53p)는 감산회로(64j)를 사용하여 입력단자(64a)로부터 공급된 디지탈 이미지 데이타에서 BPF(64b)의 출력을 감산하여 휘도신호 Y를 생성한다. 단계 S25에서, ALU(531~53p)는 출력단자(64k)를 통하여 휘도신호 Y를 시프트 레지스터(561,…,56m)에 출력하며, 그 처리가 단계 S16으로 복귀하여 NTSC 시스템에서의 디지탈 신호의 디코딩 처리가 수행된다.
최근에 예컨대 텔레비젼 수상기내의 비선형 계산처리 및 이미지 지연처리와 같은 신호처리는 수신 이미지의 화질을 향상시키기 위하여 매우 복잡해졌다. 복잡해진 신호처리를 실현하기 위하여, 이미지 디코더 DSP(23)는 산술 연산 및 픽셀 이동 계산 처리를 실행하는 기능이외에 조건부 브랜치 처리(conditional branch processing) 기능 및 제어 기능을 갖는다.
특히, 조건부 브랜치 처리기능에 관하여 보다 상세히 설명하면, ALU(531 ~53p)의 계산 결과가 출력단자(531m) (제4도)를 통하여 멀티포인트 제어 회로(61)에 공급되며, 이로써 어떤 계산결과가 얻어지느냐에 따라서 프로그램이 변화된다. 제어 기능은 어떤 계산결과가 얻어지느냐에 따라서 ALU(531~53p)가 처리를 실행하는지의 여부를 제어한다.
클리어 비전(clear-vision)의 표준에 있어, 고스트 기준 신호 파형 신호(ghost reference signal waverform signal : GCR 신호)는 1주기의 이미지 신호의 수직귀선 라인동안 다중되며, 수신측에서의 GCR 신호를 참고하여 고스트 제거가 수행되는 경우에 사용되는 처리수단을 설명하기 위한 블록도이다. 이러한 회로로 트랜스버셜 필터가 구성된다.
입력단자 IN에 공급된 디지탈 이미지 데이타는 탭을 갖고 직렬 접속된 다수의 지연라인 (T1,T2,T3,T4,…,Tn)에 의해 지연된다. 지연라인(T1~Tn)의 탭출력 및 탭계수(k0,k1,k2,k3,k4,…,kn-1,kn)의 승산은 계수 유닛(M0,M1,M2,M3,…,Mn-1,Mn)에 의해 각각 수행된다. 계수 유닛(M0~Mn)의 출력은 가산기(A1,A2,A3,A4,…An-1,An)에 의해 누산적으로 가산되며, 이로써 고스트로 인한 왜곡 성분이 제거된 디지탈 이미지 데이타가 출력단자 OUT로부터 인출된다.
그러므로 NTSC 시스템의 이미지 신호가 수실될때, 제9도에 도시된 NTSC 시스템의 이미지 신호에 대한 디코딩 처리 기능을 수행하기 위한 프로그램이 이미지 신호의 디스플레이 주기동안 ALU(531~53p)에 공급되고, 제11도에 도시된 고스트 제거 처리 기능을 수행하기 위한 프로그램이 이미지 신호의 비디스플레이 주기동안 ALU(531~53p)에 공급된다. 이로써, NTSC 시스템의 이미지 신호의 디코딩 처리 및 고스트 제거 처리가 동일한 이미지 디코더 DSP(23)의 사용에 의해 실행될 수 있다.
다음에는 NTSC 시스템과 마찬가지로 아날로그 방식이지만 그 전송 시스템이 상이한 MUSE 시스템을 설명할 것이다.
제12도에서 도시된 바와 같이, MUSE 시스템의 경우, 흰 원으로 도시된 픽셀 및 검은 원으로 도시된 픽셀은 매 프레임에 대해 교번적으로 전송된다. 정적 이미지의 경우 2개의 프레임이 합성되어 한 신호가 복구되며, 동적 이미지의 경우 단지 각 프레임의 이미지 데이타만이 사용되고 누락된 픽셀이 보간된다. 즉, MUSE 시스템의 경우, 동적 이미지 및 정적 이미지가 식별됨에 따라 이에 대응하는 신호 처리를 수행하는 것이 필요한데, 이 신호 처리는 매우 복잡하다.
MUSE 시스템의 이미지 신호를 디코딩하기 위한 텔레비젼 수상기에서, 이미지는 단지 동적 이미지에 대한 신호처리에 의해서만 재생되며, 그 구조는 제조비용을 줄이기 위해 단순화된다. 제13도는 ALU(531~53p)를 사용하여 이러한 단순한 MUSE 시스템 이미지 신호의 디코딩 처리를 수행하는 처리 수단을 설명하기 위한 블록도이다.
입력 단자(65a)에 공급된 MUSE 시스템 이미지 신호는 디지탈화된다. 디지탈화된다. 디지탈화된 데이타는 직렬 접속된 1H 지연 라인(65b,65c)에 입력되며 1H 지연 및 2H 지연된다. 입력된 데이타 및 2H 지연된 데이타는 각각 1픽셀 지연 라인(65b,65c)에 공급되고 1픽셀 지연되어 계수 유닛(coefficient unit : 65f,65g)에 공급되며, 계수 유닛에서 가중 처리된다.
1H 지연된 데이타는 계수 유닛(65h)에 의해 가중되며, 동시에 1픽셀 지연 라인(65i,65j)에 공급되어 2픽셀 지연되고 계수 유닛(65k)에 의해 가중된다. 계수 유닛(65f,65g,65h,65k)의 출력은 가산 회로(651)에 공급되어 가산되며, 이로써 제12도의 화살표에 의해 도시된 바와 같이 픽셀에 대한 보간 처리가 수행되고, 처리된 데이타는 출력단자(65m)로부터 인출된다.
이로써, 제9도에 도시된 NTSC 시스템 이미지 신호의 디코딩 처리 기능을 수행하기 위한 프로그램 및 제13도에 도시된 MUSE 시스템 이미지 신호의 디코딩 처리 기능을 수행하기 위한 프로그램 이 ALU(531~53p)에 시분할적으로 공급된다. 따라서, NTSC 시스템 이미지 신호의 디코딩 처리 및 MUSE 시스템 이미지 신호의 디코딩 처리는 동일 이미지 디코더 DSP(23)를 사용함으로써 택일적으로 실행될 수 있다.
다음은 제2도를 참조하여 동일한 이미지 디코더 DSP(23)를 사용함으로써 복수의 입력 이미지 신호가 시분할적으로 디코딩처리되는 것을 설명할 것이다.
이 경우, 복수의 입력 이미지 신호가 다른 신호와 동기되지 않는다는 문제가 있다. 상술한 바와 같이, 입력단자(421,422,…,42n)에 공급된 이미지 신호는 클램프 회로(431,432,…,43n)에 의해 레벨 제어되고, A/D 변환기(441,442,…,44n)에 의해 디지탈화되며, 스위치 매트릭스 회로(54)에 의해 선택되어 시프트 레지스터(521,522,…,52n)에 제공된다.
이때 A/D 변환기(441,442,…,44n)는 각각의 독립 샘플클록신호에 의거하여 이미지 신호를 A/D 변환한다. 시프트 동작은 각각의 입력 디지탈 이미지 데이타와 동기된 독립 샘플클록신호에 의거하여 시프트 레지스터(521,522,…,52m)에 의해 수행된다. 또한 래치 회로(L52)로의 데이타 전송은 각각의 입력 디지탈 이미지 데이타와 동기된 각각의 독립 수평동기신호에 의거하여 수행된다.
프로그램 메모리(54)에 기억된 다수의 프로그램이 선택적으로 공급될때, ALU(531,532,…,53p)는 각각의 시프트 레지스터(521,522,…,52m)로부터 출력된 데이타를 시분할적으로 디코드 처리한다.
예컨대, MUSE 신호, NTSC 신호 및 기타 다른 신호가 입력단자(421,422,423)에 각각 공급되는 경우, 즉 구체적으로 하나의 MUSE 방송 및 두개의 NTSC 방송이 동시에 수신되는 경우가 설명될 것이다.
이경우, 세가지 유형의 프로그램, 즉 입력단자(421)에 공급되는 MUSE 신호를 디코드 처리하기 위한 프로그램과, 입력단자(422)에 공급되는 NTSC 신호를 디코드 처리하기 위한 프로그램과, 입력단자(423)에 공급되는 NTSC 신호를 디코드 처리하기 위한 프로그램이 프로그램 로더(34)를 통해 프로그램 메모리(33)로부터 판독되고 프로그램 메모리(54)에 전송되어 기입된다. 프로그램 메모리(54)에 기억된 이러한 세가지 유형의 프로그램은 ALU(531,532,…,53p)에 시분할적으로 공급된다.
예컨대, 제14도에 도시된 바와 같이 입력단자(421)에 공급된 MUSE 신호를 디코드처리하기 위한 프로그램은 0000(16진수)의 어드레스에서부터 기억된다. 입력단자(422)에 공급된 NTSC 신호를 디코드처리하기 위한 프로그램은 1000(16진수) 어드레스에서부터 기억된다. 입력단자(423)에 공급된 NTSC 신호를 디코드 처리하기 위한 프로그램은 2000(16진수)의 어드레스에서부터 기억된다.
어떤 프로그램이 프로그램 메모리(33)로부터 판독되고 이 프로그램이 어느 어드레스로 전송되는지를 제어함에 있어, CPU(35)는 사용자에 의해 선택된 텔레비젼 방송이 이미지 디코더 DSP(23)의 어느 입력단자에 제공되는지와 수신된 방송 신호가 이미지 디코더 DSP(23)의 어느 입력단자에 제공되는지를 결정한다. 그리고나서 CPU(35)는 이 결정결과에 의거하여 프로그램 로더(34)를 제어한다. 이 경우에, NTSC 이미지 신호를 디코드 처리하기 위한 수신된 두개의 프로그램이 프로그램 메모리(54)에 기입되는 이유는 두개의 NTSC 방송을 디코드 처리하기 위해서는 I/O 레지스터 및 메모리의 어드레스가 사용되기 때문이다. 즉, 동일한 텔레비젼 시스템의 복수의 방송이 수신되는 경우에도 각각의 방송을 디코드 처리하기 위한 각 프로그램이 프로그램 메모리(54)에 전송되어야만 한다.
시프트 레지스터(521,522,…,52m)에 입력된 1H 동안의 디지탈 이미지 데이타는 산술 유닛(53)에 선택적으로 공급될 필요가 있으며 더구나 모든 데이타는 1H 이내에 계산되어야 한다.
이제, MUSE 시스템의 이미지신호 1와, NTSC 시스템의 이미지신호 2, 3가 제15A도, 제15B도 및 제15C도에 도시된 바와 같이 임의의 타이밍에서 입력단자(421,422,423)에 각각 입력된다. 이 경우, 각각의 이미지신호 1, 2, 3가 동기 DSP(27)에 공급되며, 수평동기신호가 추출되어 멀티포인트 제어회로(61)에 공급된다. 이미지신호 2의 1H 주기 및 이미지신호 3의 1H 주기는 서로 동일하고, 이미지신호 1의 1H 주기는 실제로 이미지신호 2, 3의 1H 주기의 거의 1/2에 해당한다.
이미지신호 1의 수평동기신호가 시간 t1에서 멀티포인트 제어회로(61)에 추가되면, 프로그램 메모리(54)내의 MUSE 시스템 이미지 신호의 디코드처리 프로그램르 기억하는 헤드 어드레스(제14도의 0000)가 멀티포인트 제어회로(61)에 제공된다. 멀티포인트 제어회로(61)는 헤드 어드레스를 프로그램 카운터(60)에 전송한다. 프로그램 카운터(60)는 전송된 헤드 어드레스에서부터 카운팅 동작을 개시한다. 그 결과, MUSE 시스템 이미지 신호의 디코드 처리 프로그램이 프로그램 메모리(54)로부터 판독되어 ALU(531,532,533,…,53p)에 제공됨으로써 이미지신호 1의 디코드 처리가 제15D에 도시된 타이밍으로 개시된다.
1H 동안의 이미지신호 1의 디코드 처리가 종료되는 시간 t2 전에 이미지신호 2의 수평동기신호가 멀티포인트 회로에 제공된다면, 프로그램 메모리(54)의 NTSC 시스템 이미지 신호의 디코드 처리 프로그램을 기억하는 헤드 어드레스(제14도의 1000)는 인터럽트 벡터 발생 회로(62)에서 멀티포인트 제어회로(61)로 제공된다. 이때 ALU(531~53p)가 작동중임을 나타내주는 신호가 산술유닛(53)에서 멀티포인트 제어회로(61)로 제공된다. 이로써, 멀티포인트 제어회로(61)는 프로그램 카운터(60)를 헤드 어드레스(1000)로 세트하도록 대기한다.
1H 동안의 이미지 신호의 디코드 처리가 시간 t3에서 종료되면, ALU(53)에서 멀티포인트 제어회로(61)로 ALU(531~53p)가 동작중임을 나타내는 신호가 제공되지 않는다. 이로써, 멀티포인트 제어회로(61)는 인터럽트 벡터 발생회로(62)로부터 공급되는 헤드 어드레스로 프로그램 카운터(60)를 세트한다. 프로그램 카운터(60)는 세트된 헤드 어드레스에서부터 카운트 동작을 개시한다. 그 결과, NTSC 시스템 이미지 신호의 디코드처리 프로그램이 프로그램 메모리(54)로부터 판독되어 ALU(531~53m )에 공급되며, 이로써 이미지신호 3의 디코드 처리가 제15D에 도시된 타이밍으로 개시된다.
마찬가지로, 1H 동안의 이미지신호 3의 디코드 처리가 종료되는 시간 t3 전에 이미지신호 3의 수평동기신호가 멀티포인트 제어회로(61)에 제공되면, 프로그램 메모리(54)의 NTSC 시스템 이미지 신호의 디코드 처리 프로그램을 기억하는 헤드 어드레스(제14도의 2000)가 인터럽트 벡터 발생회로(62)에서 멀티포인트 제어회로(61)로 제공된다. 이때, ALU(531~53p)가 동작중임을 나타내는 신호가 산술 유닛(53)에서 멀티포인트 제어회로(61)에 제공된다. 이로써, 멀티포인트 제어회로(61)는 프로그램 카운터(60)를 헤드 어드레스 2000로 세트하도록 대기한다.
1H 동안의 이미지신호 2의 디코드 처리가 시간 t3에서 종료된다면, 산술 유닛(53)에서 멀티포인트 제어회로(61)로 ALU(531~53p)가 동작중임을 나타내는 신호가 제공되지 않는다. 이로써, 멀티포인트 제어회로(61)는 인터럽트 벡터 발생회로(62)에서 제공되는 헤드 어드레스로 프로그램 카운터(60)를 세트한다. 프로그램 카운터(60)는 세트된 헤드 어드레스에서부터 카운트 동작을 개시한다. 그 결과, NTSC 시스템 이미지 신호의 디코드 처리 프로그램이 프로그램 메모리(54)로부터 판독되어 ALU(531 ~53p)에 제공된다. 이로써, 이미지신호 3의 디코드 처리가 제15D도에 도시된 타이밍으로 개시된다.
상술한 바와 같이, ALU(531~53p)에 제공되는 프로그램을 순차적으로 변경시킴으로써, 복수의 이미지신호 1,2,3가 1H 주기동안 연속적으로 디코드 처리될 수 있다.
제16도는 수신된 텔레비젼 방송 시스템에 따라 소망의 프로그램이 프로그램 메모리(33)로부터 판독되어 이미지 디코드 DSP(23)의 프로그램 메모리(54)에 로드되는 동작을 나타내는 흐름도이다.
이동작이 단계 S26에서 개시되면, 단계 S27에서 CPU(35)는 사용자에 의해 포트(41)를 통해 입력단자(40)로부터 전송된 동작 데이타를 인출한다. 단계 S28에서, CPU(35)는 입력단자(421)에 공급된 이미지 신호를 디코드 처리하기 위한 신호 처리 시스템이 이미지 디코더 DSP(23)에 사용되지 않았는지의 여부를 판별한다.
단계 S28에서 신호처리시스템이 사용되지 않은 것으로 판별되면(예), 단계 S29에서 CPU(35)는 복수의 시스템의 튜너 IF 증폭기(12)로부터 선택된 미사용 튜너 IF 증폭기(12)를 사용함으로써 소망의 텔레비젼 방송을 수신한다. 단계 S30에서, CPU(35)는 수신된 텔레비젼 방송의 이미지 신호를 복조시키는 VSB/FM 복조기(13)의 출력이 이미지 디코더 DSP(23)의 입력단자(421)에 제공되도록 스위치 회로(14)를 제어한다. 단계 S31에서, CPU(35)는 수신된 텔레비젼 방송의 시스템에 대응하는 디코드 처리 프로그램을 프로그램 메모리(33)로부터 판독한다. 그리고나서 CPU(35)는 0000(16진수) 어드레스가 헤드 어드레스로서 프로그램 메모리(54)에 기입되도록 프로그램 로더(34)를 제어하며, 처리 과정은 단계 S27로 복귀된다.
단계 S28에서 입력단자(421)에 공급된 이미지 신호를 디코드처리하기 위한 신호 처리 시스템이 이미지 디코더 DSP(23)에 사용된 것으로 판별되면(예), 단계 S32에서 CPU(32)는 입력단자(422)에 공급된 이미지 신호를 디코드 처리하기 위한 신호 처리 시스템이 이미지 디코드 DSP(23)에 사용되지 않았는지의 여부를 판별한다.
단계 S32에서 신호 처리 시스템이 사용되지 않은 것으로 판별되면(예), 단계 S33에서 CPU(35)는 복수의 시스템의 튜너 IF 증폭기(12)로부터 선택된 미사용 튜너 IF 증폭기(12)를 사용하여 소망의 텔레비젼 방송을 수신한다. 단계 S34에서, CPU(35)는 수신된 텔레비젼 방송의 이미지 신호를 복조시키는 VSB/FM 복조기(13)의 출력이 이미지 디코더 DSP(23)의 입력단자(422)에 제공되도록 스위치 회로(14)를 제어한다. 단계 S35에서, CPU(35)는 수신된 텔레비젼 방송의 시스템에 대응하는 디코드 처리 프로그램을 프로그램 메모리(33)로부터 판독한다. 그리고나서, CPU(35)는 1000(16진수)의 어드레스가 헤드 어드레스로서 프로그램 메모리(54)에 기입되도록 프로그램 로더(34)를 제어하며, 처리 과정은 단계 S27으로 복귀된다.
단계 S32에서 입력단자(421)에 공급된 이미지 신호를 디코드 처리하기 위한 신호 처리 시스템이 이미지 디코더 DSP(23)에 사용된 것으로 판별되면(아니오), CPU(35)는 입력단자(423)에 공급된 이미지 신호를 디코드 처리하기 위한 신호 처리 시스템이 사용되지 않은 것으로 판별되면(예), 단계 S37에서 CPU(35)는 복수의 시스템의 튜너 IF 증폭기(12)로부터 선택된 미사용 튜너 IF 증폭기(12)를 사용하여 소망의 텔레비젼 방송을 수신한다. 단계 S38에서, CPU(35)는 수신된 텔레비젼 방송의 이미지 신호를 복조시키는 VSB/FM 복조기(13)의 출력이 이미지 디코드 DSP(23)의 입력단자(423)에 제공되도록 스위치 회로(14)를 제어한다. 단계 S39에서, CPU(35)는 수신된 텔레비젼 방송 시스템에 대응하는 디코더 처리 프로그램을 프로그램 메모리(33)로부터 판독한다. 그리고 나서, CPU(35)는 2000(16진수)의 어드레스가 헤드 어드레스로서 프로그램 메모리(54)에 기입되도록 프로그램 로더(34)를 제어하며, 처리 동작은 단계 S27로 복귀된다.
전술한 과정을 반복함으로써, 수신된 복수의 텔레비젼 방송 및 각각의 수신된 텔레비젼 방송에 대응하는 디코드 처리 프로그램이 이미지 디코더 DSP(23)에 의해 시분할적으로 디코드 처리될 수 있다.
다음으로 디지탈 방송의 수신을 설명하기에 앞서 이하에서는 디지탈 방송의 개요에 대해 설명하기로 한다.
디지탈 방송에서 이미지는 인코드되며 데이타량이 압축되어 압축된 데이타가 송신된다. 제17도는 이러한 이미지 인코딩 및 압축을 위한 인코더 시스템을 도시한다. 참조번호 66a는 입력단자이다. 예컨대 카메라에 의해 사상된 피사체의 광이미지를 CCD에 의해 전기적 이미지 신호를 변환하고 이 이미지를 A/D 변환함으로써 얻어진 디지탈 이미지 데이타가 입력단자(66a)에 공급된다.
입력단자(66a)에 공급된 디지탈 이미지 데이타는 DCT 변환 회로(66b)에 제공되고, 직교 코사인 함수 열을 이용하는 직교변환처리가 수평 방향으로 8픽셀, 수직 방향으로 8픽셀을 갖는 2차원 픽셀 블록 유닛에 의해 제공된다. 직교변환처리가 제공된 후, 데이타는 양자화 회로(66c)에 공급되어 양자화된다. 그 결과 비트 정밀도가 떨어진다. 이 경우에 양자화 회로(66C)는 디지탈 이미지 데이타의 비트 정밀도를 직접적으로 떨어뜨리지 않는다. 즉 양자화 회로(66c)는 고주파 성분의 비트 정밀도를 저하시키는데, 이러한 비트 정밀도의 저하는 이미지 화질의 저하를 확연하게 알 수 있을 정도로 현저하게 드러나지는 않는다.
고주파 성분의 비트 정밀도를 저하시킴으로써 픽셀 데이타의 하위 비트에서 0이 나타날 확률은 극도로 증가한다. 이러한 특성을 이용함으로써 허프만 코딩(Huffman coding)이 가변 길이 코드 회로(66d)에서 수행된다. 허프만 코딩에 의해 출현 가능성이 높은 패턴에 대해 짧은 코드가 할당되기 때문에 비트수의 감축이 실현될수 있다.
허프만 코딩은 비트수가 감축되기는 하지만 비트수가 불명확한 가변 길이 코딩 시스템이다. 이 때문에 전송로에서의 전송 비트율을 일정하게 하기 위해 양자화 회로(66c)의 양자화 정밀도는 허프만 코딩 후의 출력 비트의 양에 따라 제어된다. 즉, 가변 길이 코드 회로(66d)의 내부는 허프만 코딩 회로와, FIFO(선입선출)를 이용하는 비트율 변환 회로로 형성된다.
이하에서는 제18A도 내지 제18D도를 참고로 하여 코딩율을 상세히 설명하기로 한다.
디지탈화된 이미지 신호의 코딩율이 제18A도에 도시된 바와 같은 상태에서 DCT 계산이 제공된다면, 계산후의 데이타율은 제18B도에 도시된 바와 같다. 즉, 이때에 DCT 회로(66b)의 입력 데이타율과 출력 데이타율은 동일하다. 허프만 코딩이 DCT 회로(66b)의 출력 데이타에 제공된다면, DCT 후의 m개의 데이타는 제18C도에 도시된 바와 같이 n개의 데이타로 감축된다. 감축된 수의 데이타는 원래의 mRO의 이미지의 주기와 동일한 정도로 시간이 연장되므로 시간 비율이 증가된다.
입력단자(66e)에 공급된 디지탈 음성 데이타와 가변 길이 코드 회로(66d)의 출력은 에러 보정 코드 가산회로(66f)에 공급되어 에러 보정 코드가 부가된다. 에러 보정 코드 가산 회로(66f)의 출력 데이타는 직각 진폭변조 즉, QAM 변조 회로(66g)에 공급되어 QAM 변조 처리가 제공되고 그 출력이 출력단자(66h)로부터 인출 된다.
제19도는 디지탈 방송을 수신하기 위한 시스템, 즉 코딩 및 압축 이미지에 대한 디코더 시스템을 도시한다.
입력단자(67a)에 공급되는 QAM 변조 신호는 QAM 복조 회로(67b)에 공급되어 복조된다. QAM 복조 회로(67b)로부터 획득된 비트 스트링은 에러 보정 회로(67c)에 공급되어 에러 보정 처리가 제공된다. 그 다음 비트 스트링은 디지탈 음성 데이타와 디지탈 이미지 데이타로 분리된다. 디지탈 음성 데이타는 제1도에 도시된 음성 DSP(20)에 공급되어 데이타 처리된다. 디지탈 이미지 데이타는 가변 길이 디코드 회로(67e)에 공급되면, 인코더측의 가변 길이 코드 회로(66d)에서의 처리 과정이 역처리가 제공된다.
이 경우에 가변 길이 디코드 회로(67e)의 출력 데이타는 인코더측의 입력단자에 공급된 디지탈 이미지 데이타와 동일한 클록 속도를 갖는다. 가변 길이 코드 디코드 회로(67e)의 출력 데이타는 역 DCT 회로(67f)에 공급되어 반대의 계산 처리가 실행되며, 이로써 출력 데이타는 원래의 디지탈 이미지 데이타로 복구되어 출력단자(67g)로부터 인출된다.
상술한 DCT 계산 처리와 역 DCT 계산 처리는 승산회로와 누산 가산 회로를 결합함으로써 실행될 수 있다. 더우기 입출력 클록 속도가 동일하고 그 처리가 NTSC 시스템 이미지 신호의 처리에서의 필터의 계산과 유사하기 때문에, 하드웨어가 공동으로 용이하게 사용될 수 있다. 즉 이미지 디코더 DSP(23)의 ALU(531~53p)에 의해 역 DCT 계산이 실행될 수 있다.
제20도는 역 DCT 계산 처리가 ALU(531~53p)을 사용함으로써 실행되는 경우의 처리 수단을 설명하기 위한 블록도이다. 가변 길이 코드 디코드 처리후에 입력단자에 공급되는 데이타는 직렬 접속된 7개의 1H 지연 라인(691~697)에 의해 순차적으로 지연된다. 계수는 누산 가산기(701~708)에 의해 1H 지연 라인(691~697)의 각 탭 출력에 누산적으로 가산된다. 누산 가산기(701~708)의 출력이 가산기(711~717)에 의해 누산적으로 가산된 후, 역 DCT 계산 처리가 종료되고 그 계산결과가 출력단자(68b)로부터 인출된다.
누산 가산기(701)는 직렬 접속된 7개의 1픽셀 지연 라인(721~727)에 의해 순차적으로 입력 데이타를 지연시킨다. 승산기(731~738)는 1픽셀 지연 라인(721~727)의 탭 출력을 계수(K0V~K7V)로 승산한다. 승산기(731~738)의 출력은 가산기(741~747)에 의해 누산적으로 가산된다. 다른 누산 가산기(702~708)에 대하여는 그 구조 및 동작이 누산 가산기(701)와 동일하므로 그 설명을 생략한다.
DCT 계산시에는 수평 방향의 8픽셀과 수직 방향의 8픽셀에 대해 실행되었음에 비해 역 DCT 계산은 2차원 픽셀 블록의 i열, j행의 매 픽셀마다 실행된다. 계수 K0V~K7V에 대하여는 다음 값들이 사용될 수 있다.
kuv=[cos{(2i+1)uπ/16}]·[cos{(2j+1)vπ/16}]·Cu·Cv
u=0:Cu=2-1/2v=0:Cv=2-1/2u0:Cu=1 v0:Cv=1
제21도는 ALU(531~53p)를 사용한 역 DCT 계산 처리의 동작을 설명하는 흐름도이다.
처리 동작이 단계 S40에서 개시되면, 단계 S41에서 ALU(531~53p)는 시프트 레지스터(521~52m)에 기억된 데이타를 가변 길이 코드 디코드 처리후 8×8픽셀 블록으로 인출한다. 단계 S42에서 ALU(531~53p)는 D레지스터(531j) 내용을 0으로 설정하고, 단계 S43과 단계 S44에서 그 내용을 V=0, U=0으로 설정한다.
그리고, 단계 S45에서, ALU(531~53p)는 DCT 계산된 8×8픽셀 블록에서의 데이타의 u행 V열의 픽셀 데이타 F(u,v)를 A 레지스터(531e)에 입력한다. 단계 S45에서, ALU(531~53p)는 다음의 DCT 역 변환식을 B 레지스터(531f)에 입력한다.
Cu·Cv·[cos{(2i+1)uπ/16}]·[cos{2j+1}vπ/16}]
단계 S47에서, A 레지스터(531e)의 내용과 B 레지스터(531f)의 내용은 ALU(531~53p)에 의해 승산되고, 그 승산결과에 D 레지스터(531j)의 내용이 가산되어 그 가산 결과가 D 레지스터(531j)에 입력된다.
단계 S48에서, ALU(531~53p)는 u을 u+1로 설정하고, 단계 S49에서 ALU(531~53p)는 u=8인지의 여부를 판별한다. u가 8이 아니면(아니오), ALU(531 ~53p)는 단계 S49로 복귀된다. u가 8이면(예), 단계 S50에서 ALU(531~53p)는 v를 v+1로 설정하고, 단계 S51에서 ALU(531~53p)는 v=8인지의 여부를 판별한다. v=8이 아니면(아니오), ALU(531~53p)는 단계 S44로 복귀된다. v=8이면, 단계 S52에서 ALU(531~53p)는 i=0~7, j=0~7의 각 픽셀 데이타의 모든 역 DCT 계산이 종료되었는지의 여부를 판별한다. 계산이 종료되지 않았으면(아니오), ALU(531~53p)는 단계 S43으로 복귀된다. 계산이 종료되었으면(예), 동작은 단계 S41로 복귀되어 역 DCT 계산 처리가 매 8×8픽셀 블록에 대하여 실행된다.
현재 지상파를 사용하는 NTSC 방송에서는 상술한 클리어 비젼 방송이 수행된다. 클리어 비젼 방송 수신기의 신호 처리 아이템으로서 3차원 처리와 고스트 제거 처리가 있다.
제22도는 ALU(531~53p)의 사용에 의해 3차원 신호의 처리를 실행하는 수단을 도시한 것이다. 제9도와 동일한 부분에는 동일한 참조 번호가 부여되어 있다. 참조 번호 75a는 입력단자이다. NTSC 시스템의 이미지 신호가 디지탈화된 데이타는 입력단자(75a)에 공급된다. 입력단자(75a)에 공급된 이미지 데이타와 프레임 메모리(75b)에 의해 1프레임씩 지연된 데이타간의 차가 감산기(75c)에 의해 계산된다. 감산기(75c)의 계산결과로부터 칼라 신호의 성분이 저역 통과 필터(LPF)(75d)에 의해 제거되므로 동적 검출 신호가 획득될 수 있다.
입력단자(75a)에 공급된 디지탈 이미지 데이타와 프레임 메모리(75b)에 의해 1프레임씩 지연된 데이타는 가산기(75e)에 의해 가산된다. 이 때문에 동적 이미지의 경우에는 가산기(75e)의 출력 데이타에 칼라 신호가 전혀 포함되지 않는다. 동시에 2프레임내의 이미지들은 그들이 정적 이미지이기 때문에 서로 완전히 중첩된다. 이미지가 수평 및 수직 방향으로 필터링되지 않기 때문에 해상도가 매우 높다.
입력단자(75a)에 공급된 디지탈 이미지 데이타는 LPF(75f)에 공급된다. 이 때문에 동적 이미지의 경우에는 카라 신호가 제거되고 휘도신호 Y가 획들될 수 있다. 가산기(75e)의 출력 데이타와 LPF(75f)의 출력 데이타는 스위치(75g)에 의해 선택되고, 출력단자(75h)로부터 인출된다. 스위치(75g)는 LPF(75d)의 출력, 즉 정적 이미지 또는 동적 이미지에 따라 변경된다. 정적 이미지의 경우에는 가산기(75e)의 출력 데이타를 출력단자(75h)로 인입시키기 위하여 스위치(75g)가 변경된다. 이로써, 3차원의 신호 처리가 실행된다.
입력단자(75a)에 공급되는 디지탈 이미지 데이타와 스위치(75g)에 의해 유도되는 데이타간의 차는 감산기(75i)에 의해 계산된다. 감산기(75i)의 계산 결과는 승산 회로(64d,64f)에 공급되고, 따라서 칼라신호 R-Y 및 B-Y가 발생될 수 있다.
3차원 신호 처리에 있어, 클리어 비젼 방송이 방송국에서 실행되지 않을지라도, 수신기는 상기 계산을 실행함에 의해 이미지의 화질을 향상시킬 수 있다. 수신기가 3차원 신호 처리를 충분히 실행할 수 있다면, 계산량은 전술한 NTSC의 기본 처리에 의해 증가되지만, 3차원 신호 처리가 정상적으로 실행될 수 있다. 제23도는 NTSC 시스템 이미지 신호의 기본 디코드 처리 프로그램과 3차원 디코드 처리 프로그램이 메모리(54)에 기억되어 있는 상태를 나타낸다.
제24도는 이미지 디코더 DSP(23)의 처리 능력이 28 GOPS(Giga Operation Per Second : 초당 기가 연산)으로 설정된 경우, 각종 유형의 신호 디코드 처리에 필요한 처리량의 관계를 개략적으로 나타낸 것이다.
이제, NTSC 방송이 수신되고 이미지 디코더 DSP(23)가 3차원 디코딩 처리를 실행한다고 가정한다. 그 결과, 제24A도에 나타낸 바와 같이, 3차원 디코드 처리시에 이미지 디코더 DSP(23)는 23 GOPS의 처리 능력을 사용하도록 강제된다. 이때, 이미지 디코더 DSP(23)는 전체 처리 능력의 82%를 사용한다.
이 상태하에서 다른 NTSC 방송이 새로이 수신된다면, CPU(35)는 3차원적으로 디코드 처리될 새로이 수신된 NTSC 방송을 제어할 것이다. 그러나, 두 NTSC 방송이 3차원적으로 디코드 처리된다면, 총 처리량은 46 GOPS이고 이 값은 이미지 디코더 DAP(23)의 최대 처리량 28 GOPS을 초과한다. 이로 인해, 제24B도에 나타낸 바와 같이, CPU(35)는 3차원 디코드 처리가 아닌 정상 NTSC 기본 디코드 처리, 즉 소처리량을 갖는 프로그램에 의해 새로이 수신된 NTSC 방송을 제어할 것이다.
그러나, NTSC 기본 디코드 처리량은 9 GOPS이다. NTSC 기본 디코드 처리량은 9 GOPS가 3차원 디코드 처리량 23 GOPS에 가산된다면, 총처리량은 32 GOPS이고 이 값은 또한 이미지 디코더 DSP(23)의 최대 처리량 28 GOPS을 초과한다. 그러므로, 제24C도에 나타낸 바와 같이, CPU(35)는 최초 수신된 NTSC 방송을 3차원 디코드 처리가 아닌 정상 NTSC 기본 디코드 처리에 의해 처리한다. 즉, CPU(35)는 소처리량을 갖는 프로그램에 의해 NTSC 방송을 처리하도록 프로그램을 변경한다. 이 경우에, 총처리량은 두개의 NTSC 방송이 수신될 수 있도록 이미지 디코더 DSP(23)의 최대 처리량, 즉 28 GOPS의 범위내에 있는 18 GOPS이다.
합계에 있어, 이미지 디코더 DSP(23)의 처리량을 초과할 때까지, CPU(35)는 수신된 텔레비젼 방송이 대처리량을 갖는 경우에도 고해상도를 갖도록 수신된 텔레비젼 방송을 디코드 처리할 수 있는 디코드 처리 프로그램을 자동적으로 선택한다. 수신 신호가 새로이 추가되는 경우, CPU(35)는 먼저 새로이 추가된 텔레비젼 방송이 고해상도를 갖도록 디코드 처리하는 이미지 디코더 DSP(23)의 총처리량을 계산한다. 그리고 나서, 이미지 디코더 DSP(23)의 총처리량이 최대 처리량을 초과하는 경우, CPU(35)는 복수의 텔레비젼 방송이 수신될 수 있도록 소 처리량을 갖는 프로그램에 의해 이미 수신된 텔레비젼 방송을 처리하도록 프로그램을 변경한다.
제25도는 상기 설명한 디코드 처리 프로그램의 스위치 동작을 나타내는 흐름도를 도시한 것이다.
단계 S53에서, CPU(35)는 사용자에 의해 입력단자(40)로부터 포트(41)를 통하여 전송된 동작 데이타를 인출한다. 단계 S54에서, CPU(35)는 수신 채널의 추가 또는 삭제 여부를 판단한다. 수신 채널이 추가되는 것으로 판별되면, 단계 S55에서 CPU(35)는 이미지 디코더 DSP(23)의 총처리량이 이미지 디코더 DSP(23)의 최대 처리량을 초과하는지의 여부를 판별한다.
단계 S56에서, 이미지 디코더 DSP(23)의 총처리량이 이미지 디코더 DSP(23)의 최대 처리량을 초과하지 않는 것으로 판별되면(아니오), 단계 S57에서 CPU(35)는 추가된 채널을 디코드 처리하는데 필요한 새로운 프로그램을 프로그램 메모리(54)에 추가하며, 동작은 단계 S53으로 복귀된다. 단계 S56에서, 이미지 디코더 DSP(23)의 총처리량이 이미지 디코더 DSP(23)의 최대 처리량을 초과하는 것으로 판별되면(예), 단계 S58에서 CPU(35)는 추가된 채널을 디코드 처리하는데 필요한 프로그램중 최소 처리량을 갖는 프로그램이 존재하는지의 여부를 판별한다. 그 프로그램이 존재하는 것으로 판별되면(예), 그 동작은 단계 S55으로 복귀된다.
단계 S58에서 최소 처리량을 갖는 프로그램이 존재하지 않는 것으로 판별되면(아니오), 단계 S59에서 CPU(35)는 현재 디코드 처리에 사용되는 프로그램중 최소 처리량을 갖는 프로그램이 존재하는지의 여부를 판별한다. 그 프로그램이 존재하지 않는 것으로 판단되면(아니오), 그 동작은 에러로서 단계 S53으로 복귀된다. 단계 S59에서, 최소 처리량을 갖는 프로그램이 존재하는 것으로 판별되면(예), 단계 S60에서 CPU(35)는 이미지 디코더 DSP(23)의 총처리량이 이미지 디코더 DSP(23)의 최대 처리량을 초과하는지의 여부를 판별한다. 총처리량이 최대 처리량을 초과하는 것으로 판별되면(예), 그 동작은 에러로서 단계 S53으로 복귀된다.
단계 S60에서 이미지 디코더 DSP(23)의 총처리량이 이미지 디코더 DSP(23)의 최대 처리량을 초과하지 않는 것으로 판별되면(아니오), 단계 S61에서 CPU는 현재 디코드 처리에 사용되고 있는 프로그램을 소처리량을 갖는 프로그램으로 변경하고, 그 동작은 단계 S53으로 복귀된다.
단계 S54에서 수신된 채널의 삭제가 요구될 경우, 단계 S62에서 CPU(35)는 삭제가 요구되는 수신된 채널에 대한 디코딩 프로그램을 프로그램 메모리(54)로부터 삭제한다. 단계 S63에서, CPU(35)는 잔여 수신 채널의 처리량이 클지라도 고해상도를 갖도록 디코드 처리를 실행할 수 있는 프로그램을 복구시킨다. 단계 S64에서, CPU (35)는 복귀된 프로그램을 사용하는 총처리량이 이미지 디코더 DSP(23)의 최대 처리량을 초과하는지의 여부를 판별한다. 총처리량이 최대 처리량을 초과하는 것으로 판별되면(예), 그 동작은 단계 S53으로 복귀된다. 단계 S64에서, 총처리량이 최대 처리량을 초과하지 않는 것으로 판단된다면(아니오), 단계 S65에서 CPU(35)는 현재 디코드 처리에 사용되는 프로그램을 고해상도용 디코드 처리 프로그램으로 변경하고, 그 동작은 단계 S53으로 복귀된다.
이로 인해, 수신 채널이 삭제될 경우, 잔여 수신 채널은 고해상도로 이미지 디스플레이될 수 있다. 제25도의 흐름도에 나타낸 동작은 기본적으로 CPU(35)에 의해 제어된다. 그러나, 단계 S56, S58, S59, S60 및 S64에서의 판별 동작은 프로그램 로더(34)에 의해 실행되는 동작으로서 실시될 수 있다.
전술한 바와 같이, 디코딩 프로그램은 3차원 디코딩 또는 NTSC 기본 디코딩을 위한 프로그램으로 대체될 수 있다. 본 발명의 이미지 신호 처리장치에 있어서, MUSE 디코딩 및 MUSE 다운컨버젼용 디코딩 프로그램을 다른 프로그램으로 대체하는 것이 가능하다. 여러 프로그램들이 상이한 양의 이미지 데이타를 디코딩하기 위한 용도로 고려될 수 있다. 이중 한 프로그램은 입력 이미지 데이타의 일부, 즉 한 프레임 이미지의 공간 부분을 처리하도록 설계된다. 이중 다른 한 프로그램은 이미지 데이타의 여러 필드중 한 필드를 처리하도록 설계된다. 이러한 프로그램들이 조합하여 사용됨에 따라, 디코딩 프로그램이 다른 프로그램으로 대체될 수 있다. 단지 입력 이미지 데이타의 일부를 처리하기 위해서는 이미지 데이타를 메모리에 기억시키고, 그 메모리로부터 이미지 데이타를 판독하여 그 이미지 데이타를 처리하는 것으로 충분하다. 이 방법은 이미지 디코더 DSP(23)가 처리하는데 필요한 데이타량을 최소화시킬 수 있다.
상기 실시예에 있어서, 디코딩 방식은 프로그램 메모리(54)에 로드된 프로그램을 다른 프로그램으로 대체함으로써 전환된다. 이와 달리, 디코딩 방식은 예를 들어 제26도에 도시된 바와 같은 회로에 의해 변경될 수도 있다. 이 회로에서, 제27도에 예시된 바와 같이 프로그램 메모리(54)는 NTSC 이미지 신호를 디코딩하기 위한 기본 프로그램과 3차원 디코딩 프로그램을 기억한다. 하나의 NTSC 방송 채널이 수신될 때, 프로그램 카운터(60)는 멀티포인트 제어회로(61)의 제어하에서 어드레스를 발생시킨다. 이 어드레스는 3차원 디코딩 프로그램이 기억되는 프로그램 메모리(54)의 영역을 지정한다. 이 어드레스는 멀티포인트 제어회로(61)의 제어하에 멀티포인트 제어회로(61)를 통하여 프로그램 메모리(54)에 공급된다. 따라서, 3차원 디코딩 프로그램은 프로그램 메모리(54)로부터 판독되고 출력단자(76b)를 공유하여 ALU(531,532,…,53p)에 공급된다. ALU(531,532,…,53p)는 이미지 데이타를 고화질 이미지를 나타내는 데이타를 디코드한다.
사용자가 제1채널의 이미지 데이타를 수신하면서 다른 채널, 즉 제2텔레비젼 채널을 선택하는 경우에 대해 설명한다. 먼저, 선택 신호가 입력단자(76c)를 통하여 제어회로(76a)에 공급된다. 제어회로(76a)는 처리될 데이타량을 제25도에 예시된 방법으로 판별한다. 제1채널의 데이타와 제2채널의 데이타의 합이 이미지 디코더 DSP(23)의 데이타 처리 용량을 초과하는 것으로 판별되면, 프로그램 카운터(60)는 NTSC 기본 디코딩 프로그램이 기억되는 프로그램 메모리(54) 영역의 어드레스를 멀티포인트 제어회로(61)를 통하여 발생시킨다.
그 결과, NTSC 기본 디코딩 프로그램이 메모리(54)로부터 판독되고 출력 단자(76b)를 경유하여 ALU(531,532,…,53p)에 공급된다. ALU(531,532,…,53p)는 NTSC 기본 디코딩 프로그램에 따라 이미지 데이타를 이러한 데이타로 디코드한다.
제28도는 제1도에 도시된 실시예의 변형을 도시한다. 변형된 실시예는 다음 사항을 특징으로 한다. 스위치회로(14)로부터 출력된 이미지 신호는 이미지 디코더 DSP(23)와 신호 판별 회로(77)에 공급된다. 신호 판별회로(77)는 각 입력신호에서의 고스트 크기를 판정하여 고스트 크기를 나타내는 신호를 발생시킨다. 이 신호는 프로그램 로더(34)에 공급된다. 이 신호에 따라서, 프로그램 로더(34)는 이미지 디코더 DSP(23)에 로드될 프로그램을 선택한다.
신호 판별 회로(77)를 제29도와 관련하여 상세히 설명한다. 제29도에 도시된 바와 같이, 스위치 회로(14)에 의해 출력된 이미지 신호는 이력단자(77a)에 공급된 다음에 GCR 타이밍 펄스 발생기(77b)에 공급된다. 타이밍 펄스 발생기(77b)는 이미지 신호로부터 GCR 신호가 중첩되는 타이밍을 검출한다. 특히, GCR 타이밍 펄스발생기(77b)는 1H 주기 동안 램프와 데이타를 발생시켜 GCR 정격파(GCR-rated wave) 데이타를 기억하는 ROM(77c)에 이 데이타를 출력시킨다. 램프파 데이타에 응답하여, ROM(77c)은 GCR 정격파 데이타를 감산기(77d)로 전송한다. 감산기(77d)는 GCR 정격파 데이타와 입력단자(77a)로부터 제공된 이미지 신호간의 차를 계산하여 이 계산된 차를 나타내는 데이타를 생성한다.
감산기(77d)의 출력 데이타는 절대값 회로(77e)를 통해 가산기(77f)와 래치 회로(77g)를 구비하고 있는 누산 가산기(77h)에 공급된다. 누산 가산기(77h)는 1H 주기 동안 절대값 회로(77e)의 출력 데이타를 누산한다. 한편, GCR 타이밍 펄스 발생기(77b)는 라인이 GCT 신호와 중첩되기 시작할때 펄스를 발생시키며, 이 펄스는 래치 회로(77g)에 제공되어 래치 회로를 리셋시킨다. 누산 가산기(77h)의 출력은 비교기(77i)에 고급된다. 비교기(77i)는 누산 가산기(77h)의 출력을 상수 발생기(77j)로부터 제공된 상수와 비교한다. 비교기(77i)에 의해 얻어진 차로부터, 고스트량이 소정값 이상인지의 여부를 나타내는 고스트 판별 신호가 발생된다. 고스트 판별 신호는 출력 단자(77k)로부터 출력된다.
제28도의 회로에서, 프로그램 메모리(33)는 제30도에 도시된 바와 같이 NTSC 기본 디코딩 프로그램, 3차원 디코딩 프로그램, 452 탭(즉, 제11도에 도시된 지연 라인(T1,T2,…,Tn)의 탭)에 대한 코드 제어 프로그램 및 100 탭에 대한 고스트 제거 프로그램을 기억한다. 고스트 제거 프로그램은 코드 제거 프로그램보다 더 많은 데이타용으로 설계된다. 프로그램 메모리(33)는 프로그램 로더(34)에 접속된다. 프로그램 로더(34)는 메모리(33)로부터 프로그램을 판독하여 이미지 디코더 DSP(23)의 프로그램 메모리(54)에 로드시킨다. 이에 대해서는 제31도의 흐름도와 관련하여 설명할 것이다.
제31도에 도시된 바와 같이, 단계 S66에서, 프로그램 로더(34)는 사용자가 수신 채널을 다른 채널로 전환하였음을 나타내는 신호 또는 메모리(54)내의 프로그램을 다른 프로그램으로 대체하라는 요청을 대기한다. 프로그램 로더(34)가 이 신호를 수신하면, 프로그램 로더(34)는 고스트량이 소정의 값을 초과하는지의 여부를 단계 S67에서 판별한다. 판별 결과가 예일 경우, 동작은 단계 S68로 진행하여 프로그램 로더(34)가 프로그램 메모리(33)로부터 NTSC 기본 디코딩 프로그램과 452 탭에 대한 코드 제거 프로그램을 판독하고 이 프로그램들을 프로그램 메모리(54)로 로드시킨다.
그리고나서, 동작은 단계 S66로 복귀한다. NTSC 기본 디코딩에 관계된 데이타량은 9 GOPS이며, 코드 제거에 관계된 데이타 량은 19 GOPS이다. 이들 데이타량의 합은 28 GOPS로 이미지 디코더 DSP(23)가 디코드할 수 있는 최대 데이타량은 19 GOPS이다. 이들 데이타량의 합은 28 GOPS로 이미지 디코더 DSP(23)가 디코드할 수 있는 최대 데이타량인 28 GOPS를 초과하지는 않는다.
만일 단계 S67에서의 판별 결과가 아니오일 경우, 고화질의 이미지를 형성하기 위해 단계 S69로 진행한다. 단계 S69에서, 프로그램 로더(34)는 프로그램 메모리(33)로부터 3차원 디코딩 프로그램과 100 탭에 대한 고스트 제거 프로그램을 판독한다. 3차원적 디코딩에 관련된 데이타량은 23 GOPS이고, 고스트 제거에 관련된 데이타량은 4.2 GOPS이다. 이들 데이타량의 합은 이미지 디코더 DSP(23)의 최대 데이타량(즉, 28 GOPS)을 초과하지 않는 27.2 GOPS이다.
제31도와 관련하여 설명된 바와 같이, 사용자가 수신 채널을 다른 채널로 전환할 경우, 고스트량은 요구되는 프로그램이 프로그램 메모리(54)로 로드되기 전에 결정된다. 수신 채널을 전환한 후에 이미지를 디스플레이하는데는 얼마간의 시간이 소요된다. 이 시간을 단축시키기 위해, 제32도의 흐름도에 도시된 방식으로 프로그램 로딩이 실행될 수 있다.
제32도에 도시된 바와 같이, 단계 S270에서, 프로그램 로더(34)는 사용자가 수신 채널을 다른 채널로 전환했다는 것을 표시하는 신호 또는 메모리(54)내의 프로그램을 다른 프로그램으로 대체하라는 요청을 대기한다. 프로그램 로더(34)가 상기 신호를 수신하면, 동작은 단계 S71로 진행한다. 단계 S71에서, 프로그램 로더(34)는 프로그램 메모리(33)로부터 NTSC 기본 디코딩 프로그램을 판독하여 이들 프로그램을 프로그램 메모리(54)에 로드시킨다. 이로써, 이미지 디코더 DSP(23)는 메모리(54)에 기억되어 있는 NTSC 기본 디코딩 프로그램에 따라 입력 이미지 데이타를 디코드한다.
다음에, 단계 S72에서, 프로그램 로더(34)는 고스트량의 소정의 값을 초과하는지의 여부를 판정한다. 판정 결과가 예일 경우, 동작은 단계 S73로 진행하는데, 이 단계 S73에서, 프로그램 로더(34)는 프로그램 메모리(33)로부터 452 탭에 대한 코드 제거 프로그램을 판독하여 이들 프로그램을 프로그램 메모리(54)에 로드시킨다. 그리고나서, 동작은 단계 S70로 복귀한다. 만일 단계 S72에서의 판정 결과가 아니오일 경우, 고화질의 이미지를 형성하기 위한 단계 S74로 진행한다. 단계 S74에서, 프로그램 로더(34)는 프로그램 메모리(33)로부터 3차원 디코딩 프로그램과 100 탭에 대한 고스트 제거 프로그램을 판독한다. 그리고나서, 동작은 단계 S70로 복귀한다. 3차원적 디코딩에 관계된 데이타량은 23 GOPS이고, 고스트 제거에 관계된 데이타량은 4.2 GOPS이다. 이들 데이타량의 합은 이미지 디코더 DSP(23)의 최대 데이타량(즉, 28 GOPS)을 초과하지 않는 27.2 GOPS이다.
제32도에 도시된 프로그램 로딩 방식에서, NTSC 기본 디코딩 프로그램은 수신 채널이 다른 채널로 전환될 경우에 프로그램 메모리(54)에 로드되고, 이미지 디코더 DSP(23)는 이미지 데이타를 디코드한다. 따라서, 이미지는 신호 판별 회로(77)가 고스트량을 판정하는 동안에 디스플레이될 수 있다.
제33도는 제 1도의 실시예에 포함되어 있는 이미지 디코더 DSP와 동일한 기능을 수행하는 이미지 디코더회로를 도시하고 있다. 제33도에 도시된 회로는 디코딩 방식이 단지 디지탈 방송 및 NTSC 방송 수신동안 스위칭 회로를 동작시킴으로써만 전환될 수 있음에 그 특징이 있다. 상기 회로는 이미지 데이타를 디코딩하기 위한 프로그램을 수행하는 DSP를 사용하지 않고서도 디지탈 방송 데이타와 NTSC 방송 데이타 모두를 디코드할 수 있다.
제33도에서 알 수 있는 것처럼, 이미지 디코더 회로는 8개의 MAC 모듈(3200A~3200H), 각각 래치를 갖는 8개의 시프트 레지스터(3699A~3699H), RAM (3304,3307), 어드레스 발생기(3312,3313), 시퀀스 발생기(3101), 클록 발생기(3102), 버스 라인(3103~3106) 및 버스 라인(3110~3112)을 구비하고 있다.
시퀀스 발생기(3101)와 클록 발생기(3102)는 MAC 모듈(3200A~3200H), 시프트 레지스터(3699A~3699H) 및 어드레스 발생기(3312,3313)를 제어한다.
신호 라인은 MAC 모듈(3200A~3200H), 시프트 레지스터(3699A~3699H), RAM(3304,3307) 및 어드레스 발생기(3312,3313)로부터 연장되어 있다. 버스 라인(3103~3106)과 버스 라인(3110~3112)은 신호 라인들을 여러가지 조합으로 접속시키는데 사용된다. 신호 라인들을 여러가지 조합으로 접속시킴으로써, 회로는 여러가지 신호 처리 기능을 수행할 수 있게 된다. 신호 라인의 특정 접속에 의해 상기 회로가 어느 신호 처리 기능을 수행하게 되는지에 대해서는 나중에 설명될 것이다.
MAC 모듈(3200A~3200H)의 구조적인 특징이 가장 먼저 설명될 것이다. MAC 모듈은 모두 동일하므로 이들중 하나만이 제34도와 관련하여 설명될 것이다.
제34도에 도시된 바와 같이, 각 MAC 모듈은 ROM(3201,3207~3209,3211, 3213,3215,3217), 승산기(3203,3204,3206,3210,3212,3214,3216,3218), 선택기(3202,3205), 가산기(3232~3239) 및 비교기(3240)를 구비하고 있다. MAC 모듈(3200A~3200H)이 동일한 구조를 갖기는 하지만, 각각의 MAC 모듈의 ROM은 다른 MAC 모듈의 ROM에 기억된 것과는 상이한 데이타 항목을 기억하고 있다.
이력 단자(3219~3226)에 공급되는 데이타 항목은 ROM(3201,3206~ 3209 ,3211,3213,3215,3217)에 기억된 데이타 항목에 의해 승산된다. 승산된 결과 값은 가산 및 누산된다. 데이타 항목의 합은 임의의 다른 MAC 모듈로부터 출력 단자(3228)에 공급되는 데이타에 가산될 수 있다. 이와 같이, 각 MAC 모듈은 8개의 탭 또는 그 이상의 탭을 누산적으로 가산할 수 있다.
ROM(3201,3207~3209,3211,3213,3215,3217)에 대한 어드레스 값은 입력단자(3231)에 공급된다. 만일 어드레스 값이 65일 경우, 비교기(3240)는 선택기(3202 또는 3205)중 한 선택기를 선정한다. 선택기(3202)가 선정될 경우, 선택기(3202)는 입력단자(3229)에 공급되는 데이타를 승산기(3203)에 제공한다. 선택기(3205)가 선정될 경우, 선택기(3205)는 입력단자(3230)에 공급되는 데이타를 승산기(3206)에 제공한다. 승산기(3203,3206)는 한 신호를 고정된 데이타 항목에 의한 신호가 아닌 다른 신호와 승산할 수 있다.
제35도는 신호 라인과 버스 라인의 특정 접속을 도시하고 있는데, 이로서 제34도의 회로가 역 DCT 계산을 행할 수 있게 된다. 신호 라인에 대한 버스 라인의 접속은 입력단자(3111)에 공급되는 DCT 처리된 이미지 테이타가 시프트 레지스터(3699H)의 입력단자(3626H)에 공급될 수 있도록 변경될 수 있다. 시프트 레지스터(3699H)의 출력은 다음단의 시프트 레지스터(3699G)의 입력단자(3626G)에 공급된다. 이러한 방식으로, 데이타는 하나의 레지스터에서 다음 레지스터로 순차적으로 8개의 시프트 레지스터(3699H~3699A)에 공급된다.
데이타의 내용은 제36A도, 제36B도 및 제36C도와 관련하여 설명될 것이다. 각각 8×8픽셀(즉, 8행×8열)로 구성되는 데이타 블록 단위로 DCT 계산된 데이타는 64개의 주파수 성분(A11,A12,…,A88)의 형태로 전송된다. 그리고나서, 제2데이타 즉, 64개의 주파수 성분(B11,B12,…,B88)이 전송된 다음 제3데이타 즉, 64개의 주파수 성분(C11,C12,…,C88)이 전송된다. 두개의 클록신호가 각 클록단자(3699A~3699H)에 각각 포함되어 있는 레지스터(3617~3624)에 공급된다. 제2유형의 8개의 클록신호는 래치 회로(3600~3607)에 각각 공급된다.
64개의 데이타 블록이 8개의 시프트 레지스터(3699A~3699H)에 공급되는 경우, 이들 시프트 레지스터는 64개의 주파수 데이타 아이템을 기억한다. 클록단자(3625A~2625H)에 공급되었던 제2유형의 클록 신호로 인해 레지스터(3617~3624)의 데이타 아이템은 래치 회로(3600~3607)로 전송된다. 동일하게, 레지스터(3617~3624)도 다음 그룹의 데이타 블록을 시프트한다.
래치 회로(3600~3607)에 기억된 데이타 아이템은 각각 MAC 모듈(3200A~3200H)에 공급된다. 이 MAC 모듈(3200A~3200H)은 데이타 아이템을 가산 및 누산하여 입력 데이타 아이템에 대한 역 DCT 계산을 실행한다. 시퀀스 발생기(3101)는 단자(3315)를 통해 ROM 어드레스 입력 단자(3231A~3231H)에 어드레스 0~63를 제공한다. 이에 의해, 역 DCT 계산에 필요한 COS 테이블이 판독된다. 이 COS 테이블은 제38도에 예시된 내용을 갖는다.
역 DCT 계산으로 얻어진 데이타는 제36B도에 도시된 구성을 갖는다. 제36B도로부터 명백한 바와 같이, 이 데이타는 불연속 블록으로 이루어진다. 이들 데이타 블록은 CRT에 의해 디스플레이될 수 있는 이미지를 표현할 수 있도록 라인을 주사하기 위해 재배열될 필요가 있다. 이러한 블록 재배열 처리는 RAM(3304,3307)을 이용해 실행된다. MAC 모듈에 의해 출력되는 데이타 아이템은 RAM(3304)의 어드레스 입력단자(3316)에 공급되고, 제36C도에 도시된 값을 갖는 기입 어드레스는 어드레스 발생기(3318)로부터 RAM(3304)의 어드레스 입력단자(3316)에 공급된다. 그 결과, 8개의 주사라인에 대한 데이타 블록은 RAM(3304)에서 재배열되어 디스플레이될 수 있는 이미지를 나타낼 수 있다.
8개의 주사라인에 대한 이미지 데이타를 RAM(3304)에 기입한 후, 스위치(3305,3308)가 전환되며, 이로써 RAM(3304)으로부터는 데이타가 판독되는 반면 RAM(3307)에는 데이타가 기입된다. 제36C도에 도시된 기입 어드레스는 상응하는 주사 라인과 동일한 수서로 어드레스 발생기(3312)로부터 RAM(3307)에 제공된다. RAM(3307)은 RAM(3304)과 동일한 방식으로 데이타를 블록을 기억한다. 그다음, 스위치(3305,3308)가 다시 전환되고, 이로써 RAM(3307)으로부터는 데이타가 판독되는 반면, RAM(3304)에는 데이타가 기입된다.
따라서, 이미지 데이타가 RAM(3304)에 기입되는 한편 다른 이미지 데이타가 RAM(3307)으로부터 판독된다. 그리고나서, 이미지 데이타가 RAM(3307)에 기입되는 한편 다른 이미지 데이타가 RAM(3304)으로부터 판독된다.
제39도는 제34도의 회로로 하여금 NTSC 이미지 신호를 디코딩할 수 있도록 신호 라인과 버스 라인의 특정 접속을 예시한다. 제39도로부터 알 수 있는 바와 같이, NTSC 이미지 신호는 노드(3051)를 통해 RAM(3304)과 래치를 갖는 레지스터(3699A)에 공급된다. 클록 신호는 시프트 레지스터(3699A)에 포함되어 있는 래치회로(3600~3607)에 입력되고, 이로써 레지스터(3617~3624)에 기억된 데이타 아이템이 전송된다.
MAC 모듈(3200A)은 칼라 신호를 추출하는 트랜스버셜 필터용 누산 가산기로서 기능한다. RAM(3304)은 하나의 수평주사주기 동안 신호를 지연시키기 위한 지연회로로서 기능한다. 시프트 레지스터(3699A) 및 MAC 모듈(3200A)과 마찬가지로 시프트 레지스터(3699B) 및 MAC 모듈(3200B)은 칼라신호를 추출하기 위한 필터를 구성한다. MAC 모듈(3200A, 3200B, 3200C, 3200F, 3200G 및 3200H)의 ROM은 제40도에 예시된 데이타 아이템을 기억한다.
MAC 모듈(3200A)에 대한 탭 계수는 MAC 모듈(3200B)에 대한 탭 계수에 비해 부호면에서 반대이다. MAC 모듈(3200A)에 의해 출력되는 데이타는 MAC 모듈(3200B)의 입력단자(3227B)에 공급되고, 이에 의해, MAC 모듈(3200B)에서 얻어지는 계산결과에 가산된다. 그 결과, 하나의 주사 라인에 대한 칼라신호와 그 다음의 주사 라인에 대한 칼라신호간의 차이가 계산되고, 이에 의해 변조된 칼라신호가 발생되게 된다.
상호 90°의 위상차를 갖는 2개의 칼라 부반송파가 노드(3502,3503)에 공급된다. 따라서, MAC 모듈(3200D, 3200E)은 각각2개의 칼라축을 따라 칼라 신호를 변조한다. 변조된 칼라신호와 칼라 부반송파가 각각 입력단자(3229D, 3219D)에 공급되므로 MAC 모듈(3200D)은 승산기로서 기능한다. 마찬가지로, MAC 모듈(3200E)도 승산기로서 기능한다.
상기 65는 외부 단자(3229~3230)로부터 공급되는 데이타 아이템이 각각 승산기(3203, 3206)에 공급되도록 선택기(3202, 3205)를 제어하는 ROM 어드레스 입력단자(3303D, 3303E)에 공급된다. MAC 모듈(3200G, 3200H)은 2개의 칼라차 신호에 대한 칼라신호 이득조정 및 칼라 제어를 실행한다. ROM 어드레스 값은 고정되거나 64이고, 제40도에 도시된 값이 ROM으로부터 판독된다.
MAC 모듈(3200C)은 NTSC 이미지 신호로부터 칼라신호를 감산한다. 단자(3219C)에 공급되는 데이타는 -1이 곱해지는 반면, 단자(3220C)에 공급되는 데이타는 1이 곱해진다. 결과치는 함께 가산된다. 시프트레지스터(3699A) 및 MAC 모듈(3200A)과 마찬가지로, 시프트 레지스터(3699F) 및 MAC 모듈(3200F)도 휘도 신호에 대한 에지강조(edge emphasis)를 실행하기 위한 트랜스버셜 필터를 구성한다, 에지 강조된 휘도신호는 출력단자(3112)로부터 출력된다.
전술한 바와 같이, 제33도의 이미지 디코더회로에서, 디코딩 방식은 단순히 휘도신호에 의해 전환될 수 있다. 에지 강조된 휘도신호는 출력단자(3112)로부터 출력된다.
전술한 바와 같이, 제33도의 이미지 디코더회로에서, 디코딩 방식은 단순히 휘도신호에 의해 전환될 수 있다. 에지 강조된 휘도신호는 출력단자(3112)로부터 출력된다.
전술한 바와 같이, 제33도의 이미지 디코더회로에서, 디코딩 방식은 디지탈 방송 수신 및 NTSC 방송 수신동안 스위치 회로를 작동시킴으로써 간단히 전환될 수 있다. 이 회로는 이미지 데이타를 디코딩하기 위한 프로그램을 실행하는 DSP를 이용하지 않고도 디지탈 방송 데이타 및 NTSC 방송 데이타 모두를 디코딩할 수 있다.
본 발명은 상기 기술된 실시예로만 한정되지 않는다. 본 발명의 기술적 사상 및 범위에서 벗어나지 않는 각종의 변형 및 수정이 가능하다.

Claims (14)

  1. 아날로그 이미지 신호 및 이 아날로그 이미지 신호를 가변길이 부호화 처리함으로써 형성된 디지탈 이미지 신호중 적어도 하나를 포함하는 복수 유형의 이미지 신호를 선택적으로 입력하는 이미지 신호 처리 장치에 있어서, 상기 입력된 아날로그 이미지 신호를 디지탈 이미지 신호로 변환하는 A/D 변환수단(441,442~44n)과; 입력된 가변길이 부호화된 디지탈 이미지 신호를 고정 주기동안 고정량의 데이타를 갖는 고정길이 디지탈 이미지 데이타로 변환하는 비율변환 수단(25)과; 상기 A/D 변환수단(441,442~44n)으로부터 출력된 A/D 변환된 디지탈 이미지 데이타와 상기 비율변환 수단(25)으로부터 출력된 디지탈 이미지 데이타를 선택적으로 입력하고, 입력된 디지탈 이미지 데이타를 전송 시스템에 대응하는 처리 프로그램에 따라 디코딩하는 디코딩수단(23)을 포함하며, 상기 디코딩 수단(23)은, 상기 복수 유형의 이미지 신호의 각각의 전송 시스템에 대응하는 복수의 처리 프로그램을 기억하는 기억수단(33)과; 입력된 이미지 신호의 전송 시스템에 대응하는 처리 프로그램을 상기 기억수단(33)으로부터 판독하는 판독 수단(34)과; 상기 판독 수단(34)에 의해 판독된 처리 프로그램에 의거하여 상기 입력된 디지탈 이미지 데이타를 디코딩하는 디코드 처리 수단(521~52m, 53, 54, 551~55p, 561~56m, 57)을 포함하는 것을 특징으로 하는 이미지 신호 처리 장치.
  2. 제1항에 있어서, 상기 디코드 처리 수단(521~52m, 53, 54, 551~55p, 561~56m, 57)은 상기 판독 수단(34)에 의해 판독된 처리 프로그램을 기억하는 프로그램 메모리(54)를 포함하며, 상기 프로그램 메모리(54)에 기억된 처리 프로그램에 의거해 입력된 디지탈 이미지 데이타를 디코딩하는 것을 특징으로 하는 이미지 신호 처리장치.
  3. 제2항에 있어서, 상기 디코드 처리 수단(521~52m, 53, 54, 551~55p, 561~56m, 57)은 각각, 고정 주기의 시간동안 상기 디지탈 이미지 데이타를 선택적으로 기억하는 복수의 제1시프트 레지스터(521~52m)와; 상기 제1시프트 레지스터(521~52m)에 기억된 각각의 디지탈 이미지 데이타를 시분할적으로 입력하며, 입력된 이미지 데이타에 따라 상기 입력된 디지탈 이미지 데이타를 디코딩 처리하기 위해 상기 프로그램 메모리(54)에 기억된 처리 프로그램을 시분할적으로 공급함으로써 입력된 디지탈 이미지 데이타를 디코딩하기 위한 계산을 실행하는 산술 수단(53,551~55p)을 포함하는 것을 특징으로 하는 이미지 신호 처리 장치.
  4. 제3항에 있어서, 상기 산술 수단(53,551~55p)은, 상기 디지탈 이미지 데이타의 소정량을 잘라내는 것과 같이 고정 주기의 시간동안 상기 제1시프트 레지스터(521~52m)에 기억된 디지탈 이미지 데이타를 계산하는 복수의 산술 유닛(531~53p)과; 상기 복수의 산술 유닛(531~52p)에 각각 접속되어 상기 산술 유닛(531~53p)에 대한 입력/출력 데이타를 기입하는 복수의 메모리(551~55p)를 포함하는 것을 특징으로 하는 이미지 신호 처리 장치.
  5. 제4항에 있어서, 상기 디코드 처리 수단(521~52m, 53, 54, 551~55p, 561~56m, 57)은, 상기 산술 수단(53, 551~55p)에 시분할적으로 공급되어 디코딩된 각각의 디지탈 이미지 데이타가 선택적으로 전송되는 복수의 제2시프트 레지스터(561~56m)와; 상기 제1 및 제2시프트 레지스터(521~53m 및 561~56m)에 기억된 디지탈 이미지 데이타를 선택적으로 인출하는 선택수단(57)을 포함하는 것을 특징으로 하는 이미지 신호 처리 장치.
  6. 제5항에 있어서, 상기 복수의 산술 유닛(531~53p)은 DSP로 형성되는 것을 특징으로 하는 이미지 신호 처리 장치.
  7. 제5항에 있어서, 상기 기억수단(33)은 디코딩 처리량이 상이한 동일한 시스템에 의해 전송될 이미지 신호를 상기 산술 수단(53, 551~55p)에서 디코딩하기 위한 다수의 처리 프로그램을 기억하며; 상기 디코드 처리 수단(521~52m, 53, 54, 551~55p, 561~56m, 57)은, 각각의 디지탈 이미지 데이타에 대응시키기 위해 상기 산술 수단(53, 551~55p)에 시분할적으로 공급되는 처리 프로그램의 조합을, 입력되는 복수의 디지탈 이미지 데이타가 디코드 처리될시에 상기 산술 수단(53,551~55p)의 최대 처리량을 초과하지 않도록 세팅하는 세팅수단을 포함하는 것을 특징으로 하는 이미지 신호 처리 장치.
  8. 제7항에 있어서, 상기 기억수단(33)은 상기 산술 수단(53,551~55p)에 입력되는 동일 시스템의 디지탈 이미지 데이타를 기본 디코드 처리하기 위한 처리 프로그램과, 고해상도의 디코드 처리를 위한 처리 프로그램을 기억하는 것을 특징으로 하는 이미지 신호 처리 장치.
  9. 제8항에 있어서, 상기 기본 디코드 처리 프로그램은 NTSC 시스템 이미지 신호를 기본 디코드 처리하기 위한 처리 프로그램이고, 상기 고해상도 디코드 처리 프로그램은 NTSC 시스템 이미지 신호를 3차원적으로 디코딩하기 위한 처리 프로그램인 것을 특징으로 하는 이미지 신호 처리 장치.
  10. 제5항에 있어서, 상기 기억수단(33)은 디코딩 처리량이 상이한 동일 시스템에 의해 전송되는 이미지 신호를 상기 산술 수단(53,551~55p)에서 디코딩하기 위한 복수의 제1처리 프로그램과, 임의의 상기 제1처리 프로그램에 의거하여 상기 산술 수단(53,551~55p)에 의해 디코드 처리된 디지탈 이미지 데이타에 동일 신호처리를 제공하기 위한 복수의 제2처리 프로그램을 기억하며; 상기 디코드 처리 수단(521~52m,53,54,551~55p,561~56m,57)은 상기 산술 수단(53,551~55P)에 공급되는 상기 제1 및 제2처리 프로그램의 조합을, 입력된 디지탈 이미지 데이타가 임의의 상기 제1처리 프로그램에 의거하여 자신의 이미지 주기동안 디코딩 처리되고 상기 이미지 신호가 임의의 상기 제2처리 프로그램에 의거하여 자신의 비이미지 주기동안 신호 처리될시에, 상기 산술 수단(53, 551~55p)의 최대 처리량을 초과하지 않도록 세팅하기 위한 세팅수단(35)을 포함하는 것을 특징으로 하는 이미지 신호 처리 장치.
  11. 제10항에 있어서, 상기 복수의 제1처리 프로그램은 상기 산술 수단(53, 551~55p)에 입력된 동일 시스템의 디지탈 이미지 데이타를 기본 디코드 처리하기 위한 처리 프로그램 및 고해상도 디코드 처리를 위한 처리 프로그램이며; 상기 복수의 제2처리 프로그램은 상기 산술 수단(53, 551~55p)에 입력된 디지탈 이미지 데이타에 고스트 제거 처리를 제공하기 위한 처리 프로그램인 것을 특징으로 하는 이미지 신호 처리 장치.
  12. 제11항에 있어서, 상기 기본 디코드 처리 프로그램은 NTSC 시스템 이미지 프로그램을 기본 디코드 처리하기 위한 처리 프로그램이고, 상기 고행상도 디코드 프로그램은 NTSC 시스템 이미지 신호를 3차원적으로 디코딩하기 위한 처리 프로그램이며, 상기 고스트 제거 처리 프로그램은 452 탭 및 100 탭에 대한 고스트 제거 처리를 위한 처리 프로그램인 것을 특징으로 하는 이미지 신호 처리 장치.
  13. 제10항에 있어서, 상기 세팅수단(35)은 상기 이미지 신호의 수신 상태를 판별하는 수단(77)을 포함하며, 상기 판별수단(77)의 판별 결과에 의거하여 상기 제2처리 프로그램을 세팅하고, 상기 제2처리 프로그램이 세팅된 상태에서 상기 산술 수단(53, 551~55p)의 최대 처리량을 초과하지 않도록 상기 제1처리 프로그램을 세팅하는 것을 특징으로 하는 이미지 신호 처리 장치.
  14. 제13항에 있어서, 상기 세팅수단(35)은 상기 판별수단(77)으로부터 판별결과가 출력된 때까지 상기 복수의 제1처리 프로그램중에서 미리 지정된 소정의 제1처리 프로그램을 상기 산술 수단(53, 551~55p)에 공급하는 것을 특징으로 하는 이미지 신호 처리 장치.
KR1019930012618A 1993-07-06 1993-07-06 다수 방식의 아날로그 및 디지탈 이미지 신호를 처리하는 이미지 신호 처리장치 KR960013229B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930012618A KR960013229B1 (ko) 1993-07-06 1993-07-06 다수 방식의 아날로그 및 디지탈 이미지 신호를 처리하는 이미지 신호 처리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930012618A KR960013229B1 (ko) 1993-07-06 1993-07-06 다수 방식의 아날로그 및 디지탈 이미지 신호를 처리하는 이미지 신호 처리장치

Publications (2)

Publication Number Publication Date
KR950005035A KR950005035A (ko) 1995-02-18
KR960013229B1 true KR960013229B1 (ko) 1996-10-02

Family

ID=19358781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930012618A KR960013229B1 (ko) 1993-07-06 1993-07-06 다수 방식의 아날로그 및 디지탈 이미지 신호를 처리하는 이미지 신호 처리장치

Country Status (1)

Country Link
KR (1) KR960013229B1 (ko)

Also Published As

Publication number Publication date
KR950005035A (ko) 1995-02-18

Similar Documents

Publication Publication Date Title
US5448300A (en) Image signal processing apparatus for processing multiplex image signal formats
JPH06261310A (ja) 移動補償されたデジタル・ビデオ・システムのための半画素補間法及び装置
KR0140674B1 (ko) 영상신호처리장치 및 처리방법
US4979040A (en) Decoder for subsampled video signal
US5740092A (en) Signal processor
JP3527259B2 (ja) 映像信号処理装置及び処理方法
US5986716A (en) Television receiver and signal processing apparatus
JPH03165190A (ja) 動き情報を動き情報信号に変換する装置
JPH066720A (ja) 画像信号処理装置
KR960013229B1 (ko) 다수 방식의 아날로그 및 디지탈 이미지 신호를 처리하는 이미지 신호 처리장치
US5272520A (en) CIF converter with reduced multipliers
EP0449075B1 (en) Image reproduction apparatus
US6501508B1 (en) Video format converter for digital receiving system
US5285264A (en) Image reproduction apparatus with plural program processing
EP0877527A2 (en) Video signal processing device
US5311297A (en) HDTV to conventional TV signal converting apparatus with non-linear level correction
JPH066716A (ja) 画像信号処理装置
JPH066715A (ja) 画像信号処理装置
JPH066718A (ja) 画像信号処理装置
JPH066719A (ja) 画像信号処理装置
JPH066717A (ja) 画像信号処理装置
WO1996000478A1 (en) Television signal receiver
KR0123854B1 (ko) 영상신호 처리장치 및 처리방법
JP4109328B2 (ja) ビデオ信号符号化装置
JPH04134976A (ja) テレビジョン受像機

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080926

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee