JPH04134430A - アクティブマトリクス基板 - Google Patents

アクティブマトリクス基板

Info

Publication number
JPH04134430A
JPH04134430A JP2259447A JP25944790A JPH04134430A JP H04134430 A JPH04134430 A JP H04134430A JP 2259447 A JP2259447 A JP 2259447A JP 25944790 A JP25944790 A JP 25944790A JP H04134430 A JPH04134430 A JP H04134430A
Authority
JP
Japan
Prior art keywords
electrodes
line
divided
picture element
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2259447A
Other languages
English (en)
Other versions
JP2589866B2 (ja
Inventor
Ken Kanamori
金森 謙
Mikio Katayama
幹雄 片山
Kiyoshi Nakazawa
中沢 清
Naofumi Kondo
直文 近藤
Masaya Okamoto
昌也 岡本
Kazuyori Mitsumoto
一順 光本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP25944790A priority Critical patent/JP2589866B2/ja
Priority to DE69111968T priority patent/DE69111968T2/de
Priority to EP91305203A priority patent/EP0482737B1/en
Priority to KR1019910009600A priority patent/KR920006894A/ko
Publication of JPH04134430A publication Critical patent/JPH04134430A/ja
Priority to US08/046,854 priority patent/US5508591A/en
Priority to US08/408,183 priority patent/US5469025A/en
Priority to KR1019970000295A priority patent/KR0175723B1/ko
Application granted granted Critical
Publication of JP2589866B2 publication Critical patent/JP2589866B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、液晶等の表示媒体と組み合わせて表示装置を
構成するためのアクティブマトリクス基板に関する。
(従来の技術) 従来より、液晶表示装置、EL表示装置、プラズマ表示
装置等に於いては、アクティブマトリクス基板上にマト
リクス状に配列された絵素電極を選択駆動することによ
り、画面上に表示パターンが形成される。選択された絵
素電極とこれに対句する対向電極との間に電圧が印加さ
れ、その間に介在する表示媒体の光学的変調が行われる
。この光学的変調が表示パターンとして視認される。絵
素電極の駆動方式として、個々の独立した絵素電極を配
列し、この絵素電極のそれぞれにスイッチング素子を連
結して駆動するアクティブマトリクス駆動方式が知られ
ている。絵素電極を選択駆動するスイッチング素子とし
ては、TPT (薄膜トランジスタ)素子、MIM (
金属−絶縁層−金属)素子、MoSトランジスタ素子、
ダイオード、バリスタ等が一般的に知られている。アク
ティブマトリクス駆動方式は、高コントラストの表示が
可能であり、液晶テレビジョン、ワードブロセ、す、コ
ンピュータの端末表示装置等に実用化されている。
第4図に従来のアクティブマトリクス基板の平面模式図
を示す。このアクティブマトリクス基板は、ゲートバス
配線1と、ゲートバス配線1に交差するソースバス配線
2と、ゲートバス配線1及びソースバス配線2に接続さ
れたTFT3と、各TFT3に接続された絵素電極4と
を有する。ゲートバス配線1は走査線として機能し、ソ
ースバス配線2は信号線として機能する。第4図のアク
ティブマトリクス基板の製造工程に於て、ソースバス配
線2が何等かの原因によって断線する場合がある。この
ような断線が生じた場合には、ソースバス配線2の断線
部から先の部分には映像信号が印加されないため、表示
画面上には線欠陥が現れる。線欠陥は表示品位を著しく
損ない、アクティブマトリクス基板の製造歩留りを低下
させる。
ソースバス配線2の断線による線欠陥の発生を防止する
ため、例えば第5図に示すアクティブマトリクス基板が
用いられる。このアクティブマトリクス基板では、絵素
電極4は2つの分割電極4a及び4bに分割され、分割
電極4a及び4bの間にはソースバス配線2a及び2b
が設けられている。分割電極4aはTFT3を介してソ
ースバス配線2aに接続され、分割電極4bはTFT3
を介してソースバス配線2bに接続されている。
ソースバス配線2a及び2bは接続線2Cによって電気
的に接続されている。従って、ソースバス配線2aに接
続された分割電極4aとソースバス配線2bに接続され
た分割電極4bとは同じ映像信号によって駆動され、同
じ表示動作を行うことになる。ソースバス配線2a及び
2b並びに接続線2cは、いわば「梯子構造」を成して
いる。
梯子構造のソースバス配線を有する表示装置では、例え
ば一方のソースバス配線2aが断線していても、断線部
から先の部分には他方のソースバス配線2bから接続線
2Cを介して映像信号が供給されるので、上述のような
線欠陥は生じない。
梯子構造のソースバス配線は、付加容量を有するアクテ
ィブマトリクス基板にも適用することができる。第6図
にその一例を示す。第7図は第6図の基板をより具体的
に示した平面図である。この基板では第5図の構成に加
え、絵素電極4の下方に絶縁状態で重畳された付加容量
用電極5を有している。付加容量用電極5と絵素電極4
との重畳部分に付加容量51が形成される。付加容15
1は絵素電極4に印加された映像信号を蓄積する機能を
有する。
(発明が解決しようとする課題) 第7図に示す梯子構造は、ソースバス配線の断線による
線欠陥を低減するにはきわめて効果的である。しかし、
ソースバス配線2a及び2b間を接続する接続線2cが
設けられているため、絵素電極4の面積が小さくなり、
表示画面全体の面積に対する絵素電極の面積の割合、即
ち、開口率が低下するという問題点がある。
開口率の低下を防止した構成として、ゲートバス配線1
を絵素電極4の下方に重畳して、ゲートバス配線1に付
加容量用配線5の機能を持たせたCs  on  ga
te構造がある。しかし、第7図の構成を有する基板で
は接続線2Cが存在するため、Cs  on  gat
e構造をそのまま適用することはできない。
本発明はこのような問題点を解決するものであり、本発
明の目的は、信号線の断線による線欠陥の発生を低減し
得て、しかも開口率が大きいアクティブマトリクス基板
を提供することである。
(課題を解決するための手段) 本発明のアクティブマトリクス基板は、絶縁性基板上に
マトリクス状に配され2以上の分割電極に分割された絵
素電極と、該分割電極の間に平行して形成された同一の
信号を伝達する2以上の信号線と、該信号線と交差し該
絵素電極の一部分と重畳された走査線と、該走査線から
分岐した走査支線と、該走査支線上に形成され該絵素電
極に隣接する絵素電極を構成する分割電極に接続された
スイッチング素子と、同一の信号を伝達する該信号線間
を電気的に接続する接続線と、を備え、該接続線が該走
査支線上に絶縁状態で交差しており、そのことによって
上記目的が達成される。
(作用) 本発明のアクティブマトリクス基板は、絵素電極の一部
と重畳された走査線を有し、絵素電極と走査線との重畳
部分に付加容量が形成されている。
絵素電極を構成する2以上の分割電極に接続されたスイ
ッチング素子は、隣接する絵素電極に重畳された走査線
から分岐した走査支線上に形成されている。分割電極の
間に設けられた2以上の信号線を互いに電気的に接続す
る接続線は、走査支線と絶縁状態で交差している。この
構成により、梯子構造とCs  on  gate構造
とを併せて備えた基板とすることができる。
(実施例) 本発明の実施例について以下に説明する。
本発明のアクティブマトリクス基板の一実施例の平面図
を第1図に、第1図に於ける■−■線に沿った断面図を
第2図に示す。本実施例のアクティブマトリクス基板は
、絶縁性基板10上にマトリクス状に配され2つの分割
電極4a及び4bに分割された絵素電極4と、分割電極
4a及び4bの間に平行して形成された同一の信号を伝
達する2つのソースバス配線2a及び2bと、ソースバ
ス配線2a及び2bと交差し絵素電極4の一部分と重畳
されたゲートバス配線ユと、ゲートバス配線1から分岐
したゲートバス支線11と、ゲートバス支線ll上に形
成され絵素電極4に隣接する絵素電極を構成する分割電
極4a及び4bに接続されたTFT3.3と、同一の信
号を伝達するソースバス配線2a及び2b間を電気的に
接続する接続線2cとを備えている。接続線2cは後述
するゲート絶縁膜13を挟んでゲートバス支線11と絶
縁状態で交差している。
本実施例では、ゲートバス配線1が走査線として、ソー
スバス配線2a及び2bが信号線として、更にゲートバ
ス支線11が走査支線として機能している。また、TF
T3がスイッチング素子として機能している。
本実施例を製造工程に従って説明する。第1図に示すよ
うに、ガラス板からなる絶縁性基板1゜上にTa金属膜
をスパッタリング法により形成し、パターニングを行っ
てゲートバス配線1及びゲートバス支線11を形成した
。ゲートバス配線1及びゲートバス支線11として、T
a、Ti、、AI、Cr等の単層又はこれらの多層金属
膜を用いることが好ましい。また、ゲートバス配線l及
びゲートバス支線11を形成する前に、基板10上の全
面にTa205等の絶縁膜を形成してもよい。更に、ケ
ートバス配線1及びゲートバス支線11のli極酸酸化
行い、ゲートバス配線1及びゲートバス支線11上に陽
極酸化膜を形成してもよい。
乞−トバス配線1及びゲートバス支線11を覆って基板
10上の全面に、SjN、からなるゲート絶縁膜13を
、CVD法により3000人の厚さに形成した。後述す
るように、ゲートバス支線11と接続線2cとはゲート
絶縁膜13を挟んで交差している(第1図)。
ゲート絶縁膜13の形成に引き続いて、真性半導体アモ
ルファスシリコン(以下ではra−9t(i)」と称す
る)層を300人の厚さに、5tNx層を2000人の
厚さに、プラズマCVD法により形成した後、5INx
層のパターニングを行って、エツチングストツバ層18
を形成した。次に、リンをドー7’したアモルファスシ
リコン(以下テは「n″型a3iJと称する)をプラズ
マCVD法によって800人の厚さに堆積させた後、パ
ターニングを行って半導体層12及びコンタクト層14
.14を形成した。コンタクト層14は半導体層12と
、後に形成されるソース電極15及びドレイン電極16
とのオーミックコンタクトを良好にするために設けられ
ている。
次に、Ti金属層を堆積させパターニングを行って、ソ
ース電極15、ドレイン電極16、ソースバス配線2a
、2b、及び接続線2cを形成した。従って、本実施例
では、ゲートバス配線1とソースバス配線2a及び2b
とは、前述のゲート絶縁膜13を介して交差することに
なる。同様に、ゲートバス支線11と接続線2cとは、
ゲート絶縁膜13を介して交差することになる。前述の
半導体層12、エツチングストッパ層18及びコンタク
ト層14を形成するために形成したa−5j(i)、S
iNx層及びn′″型a−5j層を、ゲートバス配置1
とソースバス配線2a及び2bとの交差位置、及びゲー
トバス支線11と接続線2cとの交差位置に残すことも
可能である。このような構成により、これらの交差位置
に於ける絶縁不良の発生を防止することができる。
次に、I T O(Indium tin oxide
)をスパンタリング法によって堆積させ、バターニング
を行って、絵素電極4を形成した。絵素電極4は2つの
分割電極4a及び4bに分割され、各分割電極4a及び
4bの一部分は、TFT3のドレイン電極16に接続さ
れている。また、第1図に示すように、分割電極4a及
び4bの端部はゲート絶縁膜13を挟んでゲートバス配
線1に重畳され、分割電極4a及び4bとゲートバス配
線1との重畳部に付加容量51が形成されている。従っ
て、ゲートバス配線1は付加容量51を構成する付加容
量用電極としても機能している。
分割電極4aはTFT3を介してソースバス配線2aに
接続され、分割電極4bはTFT3を介してソースバス
配線2bに接続されている。ソースバス配線2a及び2
bは、接続線2Cによって互いに電気的に接続されてい
るので、1つの絵素電極4を構成する分割電極4a及び
4bは、同じ映像信号によって駆動されることになる。
絵素電極4を覆ってこの基板10上の全面に、SiN、
からなる保護膜17を形成した。保護膜17は基板10
上の全面に形成せずに、分割電極4a及び4bの中央部
で除去した窓あき構造としてもよい。
本実施例のアクティブマトリクス基板に於いて、ソース
バス配線2a及び2bの一方が断線しても、他方のソー
スバス配線から接続線2Cを介して、ソースバス配線の
断線部から先の部分に映像信号が伝達され、線欠陥の発
生が回避され得る。また、ゲートバス配線1が付加容量
51を構成する付加容量用電極としての機能も果たして
いるため、付加容量を有しているにもかかわらず、絵素
電極4の面積を大きくすることができる。
第3図に本発明のアクティブマトリクス基板の他の実施
例の平面図を示す。本実施例は、2つの分割電極4a及
び4bに接続される2つのTFT3.3が、何れも一方
のソースバス配線2bに接続されていることを除いて、
前述の第1図の実施例と同様である。従って、ソースバ
ス配線2 a i;:はTFT3は接続されておらず、
ソースバス配線2aはバイパスとして機能している。
本実施例のアクティブマトリクス基板に於いても、ソー
スバス配線2a及び2bの一方が断線しても、他方のソ
ースバス配線から接続線2Cを介して、ソースバス配線
の断線部から先の部分に映像信号が伝達され、線欠陥の
発生が回避され得る。
また、ゲートバス配線1が付加容量51を構成する付加
容量用電極としての機能も果たしているため、付加容量
を有しているにもかかわらず、絵素電極4の面積を大き
くすることができる。
尚、上記実施例では、同一映像信号を供給する2本のソ
ースバス配線によって、1つの絵素電極が2つに分割さ
れている場合について説明したが、同一映像信号を供給
する3本以上のソースバス配線を有する基板とすること
もできる。この場合には、全てのソースバス配線は2以
上の接続線によって互いに電気的に接続されている必要
がある。
また、上記の実施例では、接続線2cを各絵素電極4に
対応して設けられているが、ソースバス配線2a及び2
bは1つ以上の接続線2cで接続されていればよく、例
えば2絵素に1つの接続線、或いは3絵素に一つの接続
線を設けてもよい。
(発明の効果) 本発明のアクティブマトリクス基板は、梯子構造とCs
  on  gate構造とを併せて備えているのて、
梯子構造によって線欠陥の発生が防止され、Cs  o
n  gate構造によって開口率の向上が図られ得る
。従って、本発明によれば、明るい表示画面を有する表
示装置を構成し得るアクティブマトリクス基板を、高い
歩留りで製造することができる。
【図面の簡単な説明】
第1図は本発明のアクティブマトリクス基板の一実施例
の平面図、第2図は第1図のn−n線に沿った断面図、
第3図は本発明の他の実施例の平面図、第4図は従来の
アクティブマトリクス基板の平面模式図、第5図は梯子
構造を有するアクティブマトリクス基板の平面模式図、
第6図は付加容量を有する梯子構造のアクティブマトリ
クス基板の平面模式図、第7図は第6図の基板を具体的
な構成を示した平面図である。 1・・・ケートバス配線、2a、2b・・・ソースバス
配線、2c・・・接続線、3・・・TFT、4・・・絵
素電極、4a、4b・・・分割電極、10・・・絶縁性
基板、11・・・ゲートバス支線、12・・・半導体層
、13・・・ゲート絶縁膜、14・・・コンタクト層、
15・・・ソース電極、16・・・ドレイン電極、17
・・・保護膜、18・・・エツチングストッパ届、51
・・・付加容量。 以上

Claims (1)

    【特許請求の範囲】
  1. 1、絶縁性基板上にマトリクス状に配され2以上の分割
    電極に分割された絵素電極と、該分割電極の間に平行し
    て形成された同一の信号を伝達する2以上の信号線と、
    該信号線と交差し該絵素電極の一部分と重畳された走査
    線と、該走査線から分岐した走査支線と、該走査支線上
    に形成され該絵素電極に隣接する絵素電極を構成する分
    割電極に接続されたスイッチング素子と、同一の信号を
    伝達する該信号線間を電気的に接続する接続線と、を備
    え、該接続線が該走査支線上に絶縁状態で交差している
    アクティブマトリクス基板。
JP25944790A 1990-09-27 1990-09-27 アクティブマトリクス基板 Expired - Lifetime JP2589866B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP25944790A JP2589866B2 (ja) 1990-09-27 1990-09-27 アクティブマトリクス基板
DE69111968T DE69111968T2 (de) 1990-09-27 1991-06-10 Anzeigeeinrichtung mit aktiver Matrix.
EP91305203A EP0482737B1 (en) 1990-09-27 1991-06-10 Active matrix display device
KR1019910009600A KR920006894A (ko) 1990-09-27 1991-06-11 액티브 매트릭스 표시장치
US08/046,854 US5508591A (en) 1990-09-27 1993-04-15 Active matrix display device
US08/408,183 US5469025A (en) 1990-09-27 1995-03-22 Fault tolerant active matrix display device
KR1019970000295A KR0175723B1 (ko) 1990-09-27 1997-01-08 액티브 매트릭스 표시장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP25944790A JP2589866B2 (ja) 1990-09-27 1990-09-27 アクティブマトリクス基板
US70697491A 1991-05-29 1991-05-29

Publications (2)

Publication Number Publication Date
JPH04134430A true JPH04134430A (ja) 1992-05-08
JP2589866B2 JP2589866B2 (ja) 1997-03-12

Family

ID=26544129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25944790A Expired - Lifetime JP2589866B2 (ja) 1990-09-27 1990-09-27 アクティブマトリクス基板

Country Status (1)

Country Link
JP (1) JP2589866B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006064789A1 (ja) * 2004-12-14 2006-06-22 Sharp Kabushiki Kaisha 液晶表示装置および液晶表示装置の欠陥修正方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006064789A1 (ja) * 2004-12-14 2006-06-22 Sharp Kabushiki Kaisha 液晶表示装置および液晶表示装置の欠陥修正方法
JPWO2006064789A1 (ja) * 2004-12-14 2008-06-12 シャープ株式会社 液晶表示装置および液晶表示装置の欠陥修正方法
US7777825B2 (en) 2004-12-14 2010-08-17 Sharp Kabushiki Kaisha Liquid crystal display and a defect correcting method for the same
JP2011191791A (ja) * 2004-12-14 2011-09-29 Sharp Corp 液晶表示装置の欠陥修正方法
JP4841438B2 (ja) * 2004-12-14 2011-12-21 シャープ株式会社 液晶表示装置および液晶表示装置の欠陥修正方法

Also Published As

Publication number Publication date
JP2589866B2 (ja) 1997-03-12

Similar Documents

Publication Publication Date Title
JP3866783B2 (ja) 液晶表示装置
EP0661581B1 (en) Active matrix type liquid crystal display apparatus
US7440040B2 (en) Liquid crystal display device with storage electrode extension
US7626646B2 (en) Substrate for display device and display device equipped therewith
WO2007034596A1 (ja) アクティブマトリクス基板、表示装置、テレビジョン装置、アクティブマトリクス基板の製造方法、及び表示装置の製造方法
US6570638B2 (en) Liquid crystal display including pixel electrodes with plurality of openings
US6943859B2 (en) Liquid crystal display device and its fabricating method
JPH10232412A (ja) アクティブマトリクス型液晶表示装置および画素欠陥修正方法
JP3524162B2 (ja) 液晶表示装置
JPH11109418A (ja) 液晶表示装置用薄膜トランジスタアレイおよびその製造方法
JPH04326329A (ja) 液晶表示装置およびその製造方法
JPH117046A (ja) 液晶表示装置
JP2800958B2 (ja) アクティブマトリクス基板
JP3300282B2 (ja) 液晶表示装置および液晶表示装置の製造方法
JPH04265945A (ja) アクティブマトリクス基板
KR100686235B1 (ko) 액정 표시 장치용 기판
JP2004070331A (ja) 液晶表示装置の製造方法
JPH04134430A (ja) アクティブマトリクス基板
JP2677714B2 (ja) アクティブマトリクス基板およびその製造方法
JP3519275B2 (ja) アクティブマトリクス型液晶表示装置
JP2004104096A (ja) 液晶表示装置
JPH04278928A (ja) アクティブマトリクス基板
KR100710151B1 (ko) Tft 액정패널
JP2533953B2 (ja) アクティブマトリクス基板
JPH0618929A (ja) アクティブマトリクス基板の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071205

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081205

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091205

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091205

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101205

Year of fee payment: 14

EXPY Cancellation because of completion of term