JP2589866B2 - アクティブマトリクス基板 - Google Patents
アクティブマトリクス基板Info
- Publication number
- JP2589866B2 JP2589866B2 JP25944790A JP25944790A JP2589866B2 JP 2589866 B2 JP2589866 B2 JP 2589866B2 JP 25944790 A JP25944790 A JP 25944790A JP 25944790 A JP25944790 A JP 25944790A JP 2589866 B2 JP2589866 B2 JP 2589866B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- electrode
- active matrix
- source bus
- matrix substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、液晶等の表示媒体と組み合わせて表示装置
を構成するためのアクティブマトリクス基板に関する。
を構成するためのアクティブマトリクス基板に関する。
（従来の技術） 従来より、液晶表示装置、EL表示装置、プラズマ表示
装置等に於いては、アクティブマトリクス基板上にマト
リクス状に配列された絵素電極を選択駆動することによ
り、画面上に表示パターンが形成される。選択された絵
素電極とこれに対向する対向電極との間に電圧が印加さ
れ、その間に介在する表示媒体の光学的変調が行われ
る。この光学的変調が表示パターンとして視認される。
絵素電極の駆動方式として、個々の独立した絵素電極を
配列し、この絵素電極のそれぞれにスイッチング素子を
連結して駆動するアクティブマトリクス駆動方式が知ら
れている。絵素電極を選択駆動するスイッチング素子と
しては、TFT（薄膜トランジスタ）素子、MIM（金属−絶
縁層−金属）素子、MOSトランジスタ素子、ダイオー
ド、バリスタ等が一般的に知られている。アクティブマ
トリクス駆動方式は、高コントラストの表示が可能であ
り、液晶テレビジョン、ワードプロセッサ、コンピュー
タの端末表示装置等に実用化されている。
装置等に於いては、アクティブマトリクス基板上にマト
リクス状に配列された絵素電極を選択駆動することによ
り、画面上に表示パターンが形成される。選択された絵
素電極とこれに対向する対向電極との間に電圧が印加さ
れ、その間に介在する表示媒体の光学的変調が行われ
る。この光学的変調が表示パターンとして視認される。
絵素電極の駆動方式として、個々の独立した絵素電極を
配列し、この絵素電極のそれぞれにスイッチング素子を
連結して駆動するアクティブマトリクス駆動方式が知ら
れている。絵素電極を選択駆動するスイッチング素子と
しては、TFT（薄膜トランジスタ）素子、MIM（金属−絶
縁層−金属）素子、MOSトランジスタ素子、ダイオー
ド、バリスタ等が一般的に知られている。アクティブマ
トリクス駆動方式は、高コントラストの表示が可能であ
り、液晶テレビジョン、ワードプロセッサ、コンピュー
タの端末表示装置等に実用化されている。
第４図に従来のアクティブマトリクス基板の平面模式
図を示す。このアクティブマトリクス基板は、ゲートバ
ス配線１と、ゲートバス配線１に交差するソースバス配
線２と、ゲートバス配線１及びソースバス配線２に接続
されたTFT3と、各TFT3に接続された絵素電極４とを有す
る。ゲートバス配線１は走査線として機能し、ソースバ
ス配線２は信号線として機能する。第４図のアクティブ
マトリクス基板の製造工程に於て、ソースバス配線２が
何等かの原因によって断線する場合がある。このような
断線が生じた場合には、ソースバス配線２の断線部から
先の部分には映像信号が印加されないため、表示画面上
には線欠陥が現れる。線欠陥は表示品位を著しく損な
い、アクティブマトリクス基板の製造歩留りを低下させ
る。
図を示す。このアクティブマトリクス基板は、ゲートバ
ス配線１と、ゲートバス配線１に交差するソースバス配
線２と、ゲートバス配線１及びソースバス配線２に接続
されたTFT3と、各TFT3に接続された絵素電極４とを有す
る。ゲートバス配線１は走査線として機能し、ソースバ
ス配線２は信号線として機能する。第４図のアクティブ
マトリクス基板の製造工程に於て、ソースバス配線２が
何等かの原因によって断線する場合がある。このような
断線が生じた場合には、ソースバス配線２の断線部から
先の部分には映像信号が印加されないため、表示画面上
には線欠陥が現れる。線欠陥は表示品位を著しく損な
い、アクティブマトリクス基板の製造歩留りを低下させ
る。
ソースバス配線２の断線による線欠陥の発生を防止す
るため、例えば第５図に示すアクティブマトリクス基板
が用いられる。このアクティブマトリクス基板では、絵
素電極４は２つの分割電極4a及び4bに分割され、分割電
極4a及び4bの間にはソースバス配線2a及び2bが設けられ
ている。分割電極4aはTFT3を介してソースバス配線2aに
接続され、分割電極4bはTFT3を介してソースバス配線2b
に接続されている。ソースバス配線2a及び2bは接続線2c
によって電気的に接続されている。従って、ソースバス
配線2aに接続された分割電極4aとソースバス配線2bに接
続された分割電極4bとは同じ映像信号によって駆動さ
れ、同じ表示動作を行うことになる。ソースバス配線2a
及び2b並びに接続線2cは、いわば「梯子構造」を成して
いる。
るため、例えば第５図に示すアクティブマトリクス基板
が用いられる。このアクティブマトリクス基板では、絵
素電極４は２つの分割電極4a及び4bに分割され、分割電
極4a及び4bの間にはソースバス配線2a及び2bが設けられ
ている。分割電極4aはTFT3を介してソースバス配線2aに
接続され、分割電極4bはTFT3を介してソースバス配線2b
に接続されている。ソースバス配線2a及び2bは接続線2c
によって電気的に接続されている。従って、ソースバス
配線2aに接続された分割電極4aとソースバス配線2bに接
続された分割電極4bとは同じ映像信号によって駆動さ
れ、同じ表示動作を行うことになる。ソースバス配線2a
及び2b並びに接続線2cは、いわば「梯子構造」を成して
いる。
梯子構造のソースバス配線を有する表示装置では、例
えば一方のソースバス配線2aが断線していても、断線部
から先の部分には他方のソースバス配線2bから接続線2c
を介して映像信号が供給されるので、上述のような線欠
陥は生じない。
えば一方のソースバス配線2aが断線していても、断線部
から先の部分には他方のソースバス配線2bから接続線2c
を介して映像信号が供給されるので、上述のような線欠
陥は生じない。
梯子構造のソースバス配線は、付加容量を有するアク
ティブマトリクス基板にも適用することができる。第６
図にその一例を示す。第７図は第６図の基板をより具体
的に示した平面図である。この基板では第５図の構成に
加え、絵素電極４の下方に絶縁状態で重畳された付加容
量用電極５を有している。付加容量用電極５と絵素電極
４との重畳部分に付加容量51が形成される。付加容量51
は絵素電極４に印加された映像信号を蓄積する機能を有
する。
ティブマトリクス基板にも適用することができる。第６
図にその一例を示す。第７図は第６図の基板をより具体
的に示した平面図である。この基板では第５図の構成に
加え、絵素電極４の下方に絶縁状態で重畳された付加容
量用電極５を有している。付加容量用電極５と絵素電極
４との重畳部分に付加容量51が形成される。付加容量51
は絵素電極４に印加された映像信号を蓄積する機能を有
する。
（発明が解決しようとする課題） 第７図に示す梯子構造は、ソースバス配線の断線によ
る線欠陥を低減するにはきわめて効果的である。しか
し、ソースバス配線2a及び2b間を接続する接続線2cが設
けられているため、絵素電極４の面積が小さくなり、表
示画面全体の面積に対する絵素電極の面積の割合、即
ち、開口率が低下するという問題点がある。
る線欠陥を低減するにはきわめて効果的である。しか
し、ソースバス配線2a及び2b間を接続する接続線2cが設
けられているため、絵素電極４の面積が小さくなり、表
示画面全体の面積に対する絵素電極の面積の割合、即
ち、開口率が低下するという問題点がある。
開口率の低下は防止した構成として、ゲートバス配線
１を絵素電極４の下方に重畳して、ゲートバス配線１に
付加容量用配線５の機能を持たせたCs on gate構造があ
る。しかし、第７図の構成を有する基板では接続線2cが
存在するため、Cs on gate構造をそのまま適用すること
はできない。
１を絵素電極４の下方に重畳して、ゲートバス配線１に
付加容量用配線５の機能を持たせたCs on gate構造があ
る。しかし、第７図の構成を有する基板では接続線2cが
存在するため、Cs on gate構造をそのまま適用すること
はできない。
本発明はこのような問題点を解決するものであり、本
発明の目的は、信号線の断線による線欠陥の発生を低減
し得て、しかも開口率が大きいアクティブマトリクス基
板を提供することである。
発明の目的は、信号線の断線による線欠陥の発生を低減
し得て、しかも開口率が大きいアクティブマトリクス基
板を提供することである。
（課題を解決するための手段） 本発明のアクティブマトリクス基板は、絶縁性基板上
にマトリクス状に配され２以上の分割電極に分割された
絵素電極と、該分割電極の間に平行して形成された同一
の信号を伝達する２以上の信号線と、該信号線と交差し
該絵素電極の一部分と重畳された走査線と、該走査線か
ら分岐した走査支線と、該走査支線上に形成され該絵素
電極に隣接する絵素電極を構成する分割電極に接続され
たスイッチング素子と、同一の信号を伝達する該信号線
間を電気的に接続する接続線と、を備え、該接続線が該
走査支線上に絶縁状態で交差しており、そのことによっ
て上記目的が達成される。
にマトリクス状に配され２以上の分割電極に分割された
絵素電極と、該分割電極の間に平行して形成された同一
の信号を伝達する２以上の信号線と、該信号線と交差し
該絵素電極の一部分と重畳された走査線と、該走査線か
ら分岐した走査支線と、該走査支線上に形成され該絵素
電極に隣接する絵素電極を構成する分割電極に接続され
たスイッチング素子と、同一の信号を伝達する該信号線
間を電気的に接続する接続線と、を備え、該接続線が該
走査支線上に絶縁状態で交差しており、そのことによっ
て上記目的が達成される。
（作用） 本発明のアクティブマトリクス基板は、絵素電極の一
部と重畳された走査線を有し、絵素電極と走査線との重
畳部分に付加容量が形成されている。絵素電極を構成す
る２以上の分割電極に接続されたスイッチング素子は、
隣接する絵素電極に重畳された走査線から分岐した走査
支線上に形成されている。分割電極の間に設けられた２
以上の信号線を互いに電気的に接続する接続線は、走査
支線と絶縁状態で交差している。この構成により、梯子
構造とCs on gate構造とを併せて備えた基板とすること
ができる。
部と重畳された走査線を有し、絵素電極と走査線との重
畳部分に付加容量が形成されている。絵素電極を構成す
る２以上の分割電極に接続されたスイッチング素子は、
隣接する絵素電極に重畳された走査線から分岐した走査
支線上に形成されている。分割電極の間に設けられた２
以上の信号線を互いに電気的に接続する接続線は、走査
支線と絶縁状態で交差している。この構成により、梯子
構造とCs on gate構造とを併せて備えた基板とすること
ができる。
（実施例） 本発明の実施例について以下に説明する。
本発明のアクティブマトリクス基板の一実施例の平面
図を第１図に、第１図に於けるII−II線に沿った断面図
を第２図に示す。本実施例のアクティブマトリクス基板
は、絶縁性基板10上にマトリクス状に配され２つの分割
電極4a及び4bに分割された絵素電極４と、分割電極4a及
び4bの間に平行して形成された同一の信号を伝達する２
つのソースバス配線2a及び2bと、ソースバス配線2a及び
2bと交差し絵素電極４の一部分と重畳されたゲートバス
配線１と、ゲートバス配線１から分岐したゲートバス支
線11と、ゲートバス支線11上に形成され絵素電極４に隣
接する絵素電極を構成する分割電極4a及び4bに接続され
たTFT3、３と、同一の信号を伝達するソースバス配線2a
及び2b間を電気的に接続する接続線2cとを備えている。
接続線2cは後述するゲート絶縁膜13を挟んでゲートバス
支線11と絶縁状態で交差している。
図を第１図に、第１図に於けるII−II線に沿った断面図
を第２図に示す。本実施例のアクティブマトリクス基板
は、絶縁性基板10上にマトリクス状に配され２つの分割
電極4a及び4bに分割された絵素電極４と、分割電極4a及
び4bの間に平行して形成された同一の信号を伝達する２
つのソースバス配線2a及び2bと、ソースバス配線2a及び
2bと交差し絵素電極４の一部分と重畳されたゲートバス
配線１と、ゲートバス配線１から分岐したゲートバス支
線11と、ゲートバス支線11上に形成され絵素電極４に隣
接する絵素電極を構成する分割電極4a及び4bに接続され
たTFT3、３と、同一の信号を伝達するソースバス配線2a
及び2b間を電気的に接続する接続線2cとを備えている。
接続線2cは後述するゲート絶縁膜13を挟んでゲートバス
支線11と絶縁状態で交差している。
本実施例では、ゲートバス配線１が走査線として、ソ
ースバス配線2a及び2bが信号線として、更にゲートバス
支線11が走査支線として機能している。また、TFT3がス
イッチング素子として機能している。
ースバス配線2a及び2bが信号線として、更にゲートバス
支線11が走査支線として機能している。また、TFT3がス
イッチング素子として機能している。
本実施例を製造工程に従って説明する。第１図に示す
ように、ガラス板からなる絶縁性基板10上にTa金属膜を
スパッタリング法により形成し、パターニングを行って
ゲートバス配線１及びゲートバス支線11を形成した。ゲ
ートバス配線１及びゲートバス支線11として、Ta、Ti、
Al、Cr等の単層又はこれらの多層金属膜を用いることが
好ましい。また、ゲートバス配線１及びゲートバス支線
11を形成する前に、基板10上の全面にTa2O5等の絶縁膜
を形成してもよい。更に、ゲートバス配線１及びゲート
バス支線11の陽極酸化を行い、ゲートバス配線１及びゲ
ートバス支線11上に陽極酸化膜を形成してもよい。
ように、ガラス板からなる絶縁性基板10上にTa金属膜を
スパッタリング法により形成し、パターニングを行って
ゲートバス配線１及びゲートバス支線11を形成した。ゲ
ートバス配線１及びゲートバス支線11として、Ta、Ti、
Al、Cr等の単層又はこれらの多層金属膜を用いることが
好ましい。また、ゲートバス配線１及びゲートバス支線
11を形成する前に、基板10上の全面にTa2O5等の絶縁膜
を形成してもよい。更に、ゲートバス配線１及びゲート
バス支線11の陽極酸化を行い、ゲートバス配線１及びゲ
ートバス支線11上に陽極酸化膜を形成してもよい。
ゲートバス配線１及びゲートバス支線11を覆って基板
10上の全面に、SiNXからなるゲート絶縁膜13を、CVD法
により3000Åの厚さに形成した。後述するように、ゲー
トバス支線11と接続線2cとはゲート絶縁膜13を挟んで交
差している（第１図）。
10上の全面に、SiNXからなるゲート絶縁膜13を、CVD法
により3000Åの厚さに形成した。後述するように、ゲー
トバス支線11と接続線2cとはゲート絶縁膜13を挟んで交
差している（第１図）。
ゲート絶縁膜13の形成に引き続いて、真性半導体アモ
ルファスシリコン（以下では「ａ−Si（ｉ）」と称す
る）層を300Åの厚さに、SiNX層を2000Åの厚さに、プ
ラズマCVD法により形成した後、SiNX層のパターニング
を行って、エッチングストッパ層18を形成した。次に、
リンをドープしたアモルファスシリコン（以下では「n+
型ａ−Si」と称する）をプラズマCVD法によって800Åの
厚さに堆積させた後、パターニングを行って半導体層12
及びコンタクト層14、14を形成した。コンタクト層14は
半導体層12と、後に形成されるソース電極15及びドレイ
ン電極16とのオーミックコンタクトを良好にするために
設けられている。
ルファスシリコン（以下では「ａ−Si（ｉ）」と称す
る）層を300Åの厚さに、SiNX層を2000Åの厚さに、プ
ラズマCVD法により形成した後、SiNX層のパターニング
を行って、エッチングストッパ層18を形成した。次に、
リンをドープしたアモルファスシリコン（以下では「n+
型ａ−Si」と称する）をプラズマCVD法によって800Åの
厚さに堆積させた後、パターニングを行って半導体層12
及びコンタクト層14、14を形成した。コンタクト層14は
半導体層12と、後に形成されるソース電極15及びドレイ
ン電極16とのオーミックコンタクトを良好にするために
設けられている。
次に、Ti金属層を堆積させパターニングを行って、ソ
ース電極15、ドレイン電極16、ソースバス配線2a、2b、
及び接続線2cを形成した。従って、本実施例では、ゲー
トバス配線１とソースバス配線2a及び2bとは、前述のゲ
ート絶縁膜13を介して交差することになる。同様に、ゲ
ートバス支線11と接続線2cとは、ゲート絶縁膜13を介し
て交差することになる。前述の半導体層12、エッチング
ストッパ層18及びコンタクト層14を形成するために形成
したａ−Si（ｉ）、SiNX層及びn+型ａ−Si層を、ゲート
バス配線１とソースバス配線2a及び2bとの交差位置、及
びゲートバス支線11と接続線2cとの交差位置に残すこと
も可能である。このような構成により、これらの交差位
置に於ける絶縁不良の発生を防止することができる。
ース電極15、ドレイン電極16、ソースバス配線2a、2b、
及び接続線2cを形成した。従って、本実施例では、ゲー
トバス配線１とソースバス配線2a及び2bとは、前述のゲ
ート絶縁膜13を介して交差することになる。同様に、ゲ
ートバス支線11と接続線2cとは、ゲート絶縁膜13を介し
て交差することになる。前述の半導体層12、エッチング
ストッパ層18及びコンタクト層14を形成するために形成
したａ−Si（ｉ）、SiNX層及びn+型ａ−Si層を、ゲート
バス配線１とソースバス配線2a及び2bとの交差位置、及
びゲートバス支線11と接続線2cとの交差位置に残すこと
も可能である。このような構成により、これらの交差位
置に於ける絶縁不良の発生を防止することができる。
次に、ITO（Indium tin oxide）をスパッタリング法
によって堆積させ、パターニングを行って、絵素電極４
を形成した。絵素電極４は２つの分割電極4a及び4bに分
割され、各分割電極4a及び4bの一部分は、TFT3のドレイ
ン電極16に接続されている。また、第１図に示すよう
に、分割電極4a及び4bの端部はゲート絶縁膜13を挟んで
ゲートバス配線１に重畳され、分割電極4a及び4bとゲー
トバス配線１との重畳部に付加容量51が形成されてい
る。従って、ゲートバス配線１は付加容量51を構成する
付加容量用電極としても機能している。
によって堆積させ、パターニングを行って、絵素電極４
を形成した。絵素電極４は２つの分割電極4a及び4bに分
割され、各分割電極4a及び4bの一部分は、TFT3のドレイ
ン電極16に接続されている。また、第１図に示すよう
に、分割電極4a及び4bの端部はゲート絶縁膜13を挟んで
ゲートバス配線１に重畳され、分割電極4a及び4bとゲー
トバス配線１との重畳部に付加容量51が形成されてい
る。従って、ゲートバス配線１は付加容量51を構成する
付加容量用電極としても機能している。
分割電極4aはTFT3を介してソースバス配線2aに接続さ
れ、分割電極4bはTFT3を介してソースバス配線2bに接続
されている。ソースバス配線2a及び2bは、接続線2cによ
って互いに電気的に接続されているので、１つの絵素電
極４を構成する分割電極4a及び4bは、同じ映像信号によ
って駆動されることになる。
れ、分割電極4bはTFT3を介してソースバス配線2bに接続
されている。ソースバス配線2a及び2bは、接続線2cによ
って互いに電気的に接続されているので、１つの絵素電
極４を構成する分割電極4a及び4bは、同じ映像信号によ
って駆動されることになる。
絵素電極４を覆ってこの基板10上の全面に、SiNXから
なる保護膜17を形成した。保護膜17は基板10上の全面に
形成せずに、分割電極4a及び4bの中央部で除去した窓あ
き構造としてもよい。
なる保護膜17を形成した。保護膜17は基板10上の全面に
形成せずに、分割電極4a及び4bの中央部で除去した窓あ
き構造としてもよい。
本実施例のアクティブマトリクス基板に於いて、ソー
スバス配線2a及び2bの一方が断線しても、他方のソース
バス配線から接続線2cを介して、ソースバス配線の断線
部から先の部分に映像信号が伝達され、線欠陥の発生が
回避され得る。また、ゲートバス配線１が付加容量51を
構成する付加容量用電極としての機能も果たしているた
め、付加容量を有しているにもかかわらず、絵素電極４
の面積を大きくすることができる。
スバス配線2a及び2bの一方が断線しても、他方のソース
バス配線から接続線2cを介して、ソースバス配線の断線
部から先の部分に映像信号が伝達され、線欠陥の発生が
回避され得る。また、ゲートバス配線１が付加容量51を
構成する付加容量用電極としての機能も果たしているた
め、付加容量を有しているにもかかわらず、絵素電極４
の面積を大きくすることができる。
第３図に本発明のアクティブマトリクス基板の他の実
施例の平面図を示す。本実施例は、２つの分割電極4a及
び4bに接続される２つのTFT3、３が、何れも一方のソー
スバス配線2bに接続されていることを除いて、前述の第
１図の実施例と同様である。従って、ソースバス配線2a
にはTFT3は接続されておらず、ソースバス配線2aはバイ
パスとして機能している。
施例の平面図を示す。本実施例は、２つの分割電極4a及
び4bに接続される２つのTFT3、３が、何れも一方のソー
スバス配線2bに接続されていることを除いて、前述の第
１図の実施例と同様である。従って、ソースバス配線2a
にはTFT3は接続されておらず、ソースバス配線2aはバイ
パスとして機能している。
本実施例のアクティブマトリクス基板に於いても、ソ
ースバス配線2a及び2bの一方が断線しても、他方のソー
スバス配線から接続線2cを介して、ソースバス配線の断
線部から先の部分に映像信号が伝達され、線欠陥の発生
が回避され得る。また、ゲートバス配線１が付加容量51
を構成する付加容量用電極としての機能も果たしている
ため、付加容量を有しているにもかかわらず、絵素電極
４の面積を大きくすることができる。
ースバス配線2a及び2bの一方が断線しても、他方のソー
スバス配線から接続線2cを介して、ソースバス配線の断
線部から先の部分に映像信号が伝達され、線欠陥の発生
が回避され得る。また、ゲートバス配線１が付加容量51
を構成する付加容量用電極としての機能も果たしている
ため、付加容量を有しているにもかかわらず、絵素電極
４の面積を大きくすることができる。
尚、上記実施例では、同一映像信号を供給する２本の
ソースバス配線によって、１つの絵素電極が２つに分割
されている場合について説明したが、同一映像信号を供
給する３本以上のソースバス配線を有する基板とするこ
ともできる。この場合には、全てのソースバス配線は２
以上の接続線によって互いに電気的に接続されている必
要がある。また、上記の実施例では、接続線2cを各絵素
電極４に対応して設けられているが、ソースバス配線2a
及び2bは１つ以上の接続線2cで接続されていればよく、
例えば２絵素に１つの接続線、或いは３絵素に一つの接
続線を設けてもよい。
ソースバス配線によって、１つの絵素電極が２つに分割
されている場合について説明したが、同一映像信号を供
給する３本以上のソースバス配線を有する基板とするこ
ともできる。この場合には、全てのソースバス配線は２
以上の接続線によって互いに電気的に接続されている必
要がある。また、上記の実施例では、接続線2cを各絵素
電極４に対応して設けられているが、ソースバス配線2a
及び2bは１つ以上の接続線2cで接続されていればよく、
例えば２絵素に１つの接続線、或いは３絵素に一つの接
続線を設けてもよい。
（発明の効果） 本発明のアクティブマトリクス基板は、梯子構造とCs
on gate構造とを併せて備えているので、梯子構造によ
って線欠陥の発生が防止され、Cs on gate構造によって
開口率の向上が図られ得る。従って、本発明によれば、
明るい表示画面を有する表示装置を構成し得るアクティ
ブマトリクス基板を、高い歩留りで製造することができ
る。
on gate構造とを併せて備えているので、梯子構造によ
って線欠陥の発生が防止され、Cs on gate構造によって
開口率の向上が図られ得る。従って、本発明によれば、
明るい表示画面を有する表示装置を構成し得るアクティ
ブマトリクス基板を、高い歩留りで製造することができ
る。
第１図は本発明のアクティブマトリクス基板の一実施例
の平面図、第２図は第１図のII−II線に沿った断面図、
第３図は本発明の他の実施例の平面図、第４図は従来の
アクティブマトリクス基板の平面模式図、第５図は梯子
構造を有するアクティブマトリクス基板の平面模式図、
第６図は付加容量を有する梯子構造のアクティブマトリ
クス基板の平面模式図、第７図は第６図の基板を具体的
な構成を示した平面図である。 １……ゲートバス配線、2a,2b……ソースバス配線、2c
……接続線、３……TFT、４……絵素電極、4a,4b……分
割電極、10……絶縁性基板、11……ゲートバス支線、12
……半導体層、13……ゲート絶縁膜、14……コンタクト
層、15……ソース電極、16……ドレイン電極、17……保
護膜、18……エッチングストッパ層、51……付加容量。
の平面図、第２図は第１図のII−II線に沿った断面図、
第３図は本発明の他の実施例の平面図、第４図は従来の
アクティブマトリクス基板の平面模式図、第５図は梯子
構造を有するアクティブマトリクス基板の平面模式図、
第６図は付加容量を有する梯子構造のアクティブマトリ
クス基板の平面模式図、第７図は第６図の基板を具体的
な構成を示した平面図である。 １……ゲートバス配線、2a,2b……ソースバス配線、2c
……接続線、３……TFT、４……絵素電極、4a,4b……分
割電極、10……絶縁性基板、11……ゲートバス支線、12
……半導体層、13……ゲート絶縁膜、14……コンタクト
層、15……ソース電極、16……ドレイン電極、17……保
護膜、18……エッチングストッパ層、51……付加容量。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 近藤 直文 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 岡本 昌也 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 光本 一順 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内
Claims (1)
- 【請求項１】絶縁性基板上にマトリクス状に配され２以
上の分割電極に分割された絵素電極と、該分割電極の間
に平行して形成された同一の信号を伝達する２以上の信
号線と、該信号線と交差し該絵素電極の一部分と重畳さ
れた走査線と、該走査線から分岐した走査支線と、該走
査支線上に形成され該絵素電極に隣接する絵素電極を構
成する分割電極に接続されたスイッチング素子と、同一
の信号を伝達する該信号線間を電気的に接続する接続線
と、を備え、該接続線が該走査支線上に絶縁状態で交差
しているアクティブマトリクス基板。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25944790A JP2589866B2 (ja) | 1990-09-27 | 1990-09-27 | アクティブマトリクス基板 |
| EP91305203A EP0482737B1 (en) | 1990-09-27 | 1991-06-10 | Active matrix display device |
| DE69111968T DE69111968T2 (de) | 1990-09-27 | 1991-06-10 | Anzeigeeinrichtung mit aktiver Matrix. |
| KR1019910009600A KR920006894A (ko) | 1990-09-27 | 1991-06-11 | 액티브 매트릭스 표시장치 |
| US08/046,854 US5508591A (en) | 1990-09-27 | 1993-04-15 | Active matrix display device |
| US08/408,183 US5469025A (en) | 1990-09-27 | 1995-03-22 | Fault tolerant active matrix display device |
| KR1019970000295A KR0175723B1 (ko) | 1990-09-27 | 1997-01-08 | 액티브 매트릭스 표시장치 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25944790A JP2589866B2 (ja) | 1990-09-27 | 1990-09-27 | アクティブマトリクス基板 |
| US70697491A | 1991-05-29 | 1991-05-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04134430A JPH04134430A (ja) | 1992-05-08 |
| JP2589866B2 true JP2589866B2 (ja) | 1997-03-12 |
Family
ID=26544129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25944790A Expired - Lifetime JP2589866B2 (ja) | 1990-09-27 | 1990-09-27 | アクティブマトリクス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2589866B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7777825B2 (en) | 2004-12-14 | 2010-08-17 | Sharp Kabushiki Kaisha | Liquid crystal display and a defect correcting method for the same |
-
1990
- 1990-09-27 JP JP25944790A patent/JP2589866B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04134430A (ja) | 1992-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2537329B2 (ja) | 液晶表示装置およびその製造方法 | |
| US6075580A (en) | Active matrix type liquid crystal display apparatus with conductive light shield element | |
| JP3866783B2 (ja) | 液晶表示装置 | |
| JP2616160B2 (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| KR100358871B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| US7626646B2 (en) | Substrate for display device and display device equipped therewith | |
| EP0514218B1 (en) | An active matrix substrate | |
| JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH1020331A (ja) | 液晶表示装置 | |
| JPH10232412A (ja) | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 | |
| JPH04335617A (ja) | アクティブマトリクス基板 | |
| KR0181781B1 (ko) | 액정표시장치의 배열기판 및 그 제조방법 | |
| JPH04326329A (ja) | 液晶表示装置およびその製造方法 | |
| JP3300282B2 (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| JP2800958B2 (ja) | アクティブマトリクス基板 | |
| JP2589866B2 (ja) | アクティブマトリクス基板 | |
| JPH0566415A (ja) | アクテイブマトリクス型液晶表示装置 | |
| JP2677714B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP3519275B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3113480B2 (ja) | 液晶表示装置 | |
| JPH0690373B2 (ja) | アクティブマトリクス基板 | |
| JPH0480723A (ja) | アクティブマトリックス型液晶表示装置 | |
| JP2669512B2 (ja) | アクティブマトリクス基板 | |
| JPH03212620A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2552335B2 (ja) | アクティブマトリクス基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |