JPH04132313A - 周波数シンセサイザ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） 本発明は、例えば無線機器の送受信チャネルを指定する
ために使用される周波数シンセサイザに関する。

（従来の技術） 近年、例えば移動無線通信システムではマルチチャネル
アクセス方式が採用されており、その無線チャネルを指
定するための回路として周波数シンセサイザが多く使用
されている。

第８図は一般的な周波数シンセサイザの構成を示す回路
ブロック図である。同図において、基準発振器（ＸＯ）
１から発生された基準信号は基準分周器２でＲ分周され
たのち位相比較器（ＰＤ）３に入力される。この位相比
較器３では、上記Ｒ分周された基準信号と後述する可変
分周器４の出力信号との位相差が検出される。そして、
この位相差の検出信号は、ループフィルタ５で平滑され
たのち電圧制御発振器（ＶＣＯ）６に入力される。

ＶＣＯ６は上記ループフィルタ５の出力電圧に応じた周
波数を有する出力信号を発生する。また、このＶＣＯ６
から発生された出力信号が可変分周器４でＮ分周された
のち上記位相比較器３に帰還され、基準信号との位相比
較に供される。第９図は上記ループフィルタ５の回路構
成の一例を示すもので、抵抗Ｒ１、Ｒ２およびコンデン
サＣ１からなる受動形の低域通過フィルタにより構成さ
れる。

このような構成であるから、可変分周器４の出ツノ信号
の周波数が変化すると、位相比較器３でこの出力信号と
基準信号との位相差が検出され、この位相差とその遅れ
、進みに応じてループフィルタ５のコンデンサＣ１の両
端に発生する電圧が可変される。そして、このループフ
ィルタ５の出力電圧値に応じてｖｃｏ６の発振出力周波
数が変化し、これにより位相比較器３で検出される位相
差が零に収束すると、っまりＰ　Ｌ　Ｌ　（Ｐｈａｓｅ
　ＬｏｃｋｅｄＬｏｏｐ　）がロック状態になると、位
相比較器３の出力は高インピーダンス状態になる。

（発明が解決しようとする課題） ところで、最近この位相比較器３の出力が高インピーダ
ンスになった状態で、ＶＣＯ６以外への電源電圧の供給
を断として周波数シンセサイザの消費電力を節減する、
いわゆる間欠ＰＬＬ動作を行なわせることが考えられて
いる。この様な間欠ＰＬＬ動作を行なっても、理想的に
はＶＣＯ６の出力周波数は変動しないはずである。しか
し、実際にはループフィルタ５のコンデンサＣ１にリー
クがあるため、上記間欠ＰＬＬ動作時に位相比較器３と
ループフィルタ５とが理想的に切り離されていたとして
も、コンデンサＣ１の両端間電圧は減少する。このため
、ＶＣＯ６の発振出力周波数は変化してしまうことにな
る。また、位相比較器３の出力も実際には理想的な高イ
ンピーダンス状態にはならないため、ここでもリーク電
流か発生し、これによりループフィルタ３のコンデンサ
Ｃ１の両端間電圧は変動し、やはりＶＣＯ６の出ツノ周
波数が変動してしまうことになる。

したがって、周波数シンセサイザを間欠ＰＬＬ動作させ
る場合、長時間にわたって安定な出力周波数を得ること
ができなかった。

そこで本発明は上記事情に着目し、間欠ＰＬＬ動作を行
なわせた場合でも長時間安定した発振出力周波数を得る
ことかでき、これにより消費電力の節約と発振周波数の
安定性とを両立することができるる周波数シンセサイザ
を提供することを目的とする。

また本発明の他の目的は、間欠ＰＬＬ動作を行なわせた
場合でも長時間安定した発振出力周波数を得ることがで
き、しかも制御電圧の切換時における発振出力周波数の
変化を低減することができる周波数シンセサイザを提供
することである。

［発明の構成］ （課題を解決するための手段） 上記目的を達成するために本発明は、位相同期ループ（
Ｐ　Ｌ　Ｌ）を備え、この位相同期ループが位相ロック
状態になっている期間には電圧制御発振器を除いた少な
くとも一つの回路の動作を停止させる周波数シンセサイ
ザにおいて、上記位相同期ループが位相ロック状態にな
っている期間中に、位相ロック状態になった時点のルー
プフィルタの出力電圧に等しいかもしくは近似された制
御電圧を発生する電圧発生回路と、制御電圧切換回路と
を備える。そして、この制御電圧切換回路により、上記
位相同期ループが位相引込み動作を行なっている期間に
は、ループフィルタの出力電圧を選択して電圧制御発振
器に供給し、位相同期ループが位相ロック状態になって
いる期間には、上記電圧発生回路から出力される制御電
圧を選択して電圧制御発振器に供給するようにしたもの
である。

また上記他の目的を達成するために他の本発明は、第１
および第２の制御電圧入力端子を有する電圧制御発振器
を備えた周波数シンセサイザにおいて、第１の電圧発生
回路を設け、この第１の電圧発生回路により電圧制御発
振器の希望発振周波数に対応するオフセット用の制御電
圧を発生し、この電圧を上記電圧制御発振器の第１の入
力端子に常時供給する。また、位相同期ループが位相ロ
ック状態になっている期間中に、位相ロック状態になっ
た時点のループフィルタの出力電圧に等しいかもしくは
近似された制御電圧を発生する第２の電圧発生回路と、
制御電圧切換回路とを備える。

そして、この制御電圧切換回路により、上記電圧制御発
振器の第２の入力端子に対し、位相同期ループが位相引
込み動作を行なっている期間には、ループフィルタの出
力電圧を選択して供給し、−方位相同期ループが位相ロ
ック状態になっている期間には、上記第２の電圧発生回
路から出力される制御電圧を選択して供給するようにし
たものである。

（作　用） この結果本発明によれば、ＰＬＬの位相引込みが終了し
て位相ロック状態になると、電圧制御発振器を除いた各
回路のうちの一つへの電源供給が断たれ、これにより周
波数シンセサイザは間欠ＰＬＬ動作に移行するが、その
際電圧制御発振器へ供給される制御電圧はループフィル
タの出力電圧から電圧発生回路より発生される制御電圧
に切換えられる。ここで、電圧発生回路から発生される
制御電圧は、位相ロック状態になった直後のループフィ
ルタの出力電圧に等しいがもしくは近似された値に設定
され、さらに位相同期ループが位相ロック状態になって
いる期間中継続して保持される。したがって、位相ロッ
ク状態になっている期間中に電圧制御発振器には略一定
の制御電圧が供給され続けることになり、このため間欠
ＰＬＬ動作を行なっても、電圧制御発振器の発振出力周
波数は略一定周波数に保たれる。

また他の本発明によれば、電圧制御発振器が有する複数
の制御電圧入力端子のうち、第１の入力端子には希望発
振周波数に対応したオフセット用の制御電圧が常時供給
され、第２の入力端子にループフィルタの出力電圧と第
２の電圧発生回路の出力電圧とが切換えられて供給され
ることになる。したがって、電圧制御発振器の発振周波
数はその大部分がオフセット用の制御電圧により設定さ
れ、残りがループフィルタまたは第２の電圧発生回路の
出力電圧により設定されることになる。

すなわち、電圧制御発振器の発振周波数に対するループ
フィルタまたは第２の電圧発生回路の出力電圧の制御感
度は低く設定される。このため、間欠ＰＬＬ動作に伴い
ループフィルタの出力電圧から第２の電圧発生回路の出
力電圧に切換えられた場合に、たとえ上記ループフィル
タの出力電圧と第２の電圧発生回路の出力電圧との間に
差があっても、この差により電圧制御発振器の発振周波
数が大きく変化することはなく、電圧制御発振器の発振
周波数は安定に保たれる。

すなわち、本発明によれば、位相ロック状態になってい
る期間中の発振周波数の変動を低減した上で、さらにル
ープフィルタの出力電圧から第２の電圧発生回路の出力
電圧へ切換える際の発振周波数の変化をも小さくするこ
とができる。

（実施例） 第１図は、本発明の一実施例における周波数シンセサイ
ザの構成を示す回路ブロック図である。

尚、同図において前記第８図と同一部分には同一符号を
付して詳しい説明は省略する。

この周波数シンセサイザは、２つの制御電圧入力端子１
１．１２を有する電圧制御発振器（ＶＣＯ）１０を備え
ている。また周波数シンセサイザは、制御電圧を発生す
るための回路としてループフィルタ５の他に可変電圧発
生回路１１および近似電圧発生回路１２を備えており、
さらにこの近似電圧発生回路１２の出力電圧と上記ルー
プフィルタ５の出力電圧とを択一的に上記ＶＣＯ１０の
第１の入力端子■１に供給するための切換スイッチ１３
．１４と、短絡防止回路１５およびノイズ吸収回路１６
とをそれぞれ備えている。

このうち先ず可変電圧発生回路１１は、ｖＣＯｌｏから
発生させようとする希望発振周波数に対応するオフセッ
ト制御電圧ＯＣＥを発生して、この電圧をＶＣＯＩＯの
第２の入力端子Ｉ２に供給するだめのものである。第２
図はその回路構成の一例を示すもので、ディジタル・ア
ナログ変換器（ＤＡＣ）２１と、制御電圧制御回路２２
と、記憶回路２３とから構成される。このうち制御電圧
発生回路２２は例えばアップダウンカウンタからなり、
そのカウント値は後述する近似電圧発生回路１２から出
力されるアップ制御信号ＵＰＳおよびダウン制御信号Ｄ
Ｏ５により制御される。

ＤＡＣ２１は、上記制御電圧制御回路２２から出力され
るカウント値に応じたレベルの直流制御電圧を発生する
もので、この制御電圧はオフセット制御重圧ＯＣＥとし
てＶＣＯＩＯの第２の入力端子Ｉ２に供給される。記憶
回路２３は例えばＲＡＭからなり、ＤＡＣ２１への出力
データが適正値になった時点でこの電圧値を記憶保持す
る。

この記憶回路２３に記憶されたデータは上記制御電圧制
御回路２２に供給される。

一方、近似電圧発生回路２２は、ループフィルタ６の出
力電圧ＣＥＩに近似された制御電圧ＣＥ２を発生するだ
めのもので、例えば第３図に示す如くコンパレータ３１
と、近似制御回路３２と、保持回路３３と、ディジタル
・アナログ変換器（ＤＡＣ）３４と、判定回路３５とか
ら構成される。コンパレータ３１は、ＤＡＣ３４から出
力される制御電圧ＣＥ２の値をループフィルタ６の出力
電圧ＣＥＩの値と比較する。そして、制御電圧ＣＥ２が
ループフィルタ６の出力電圧ＣＥＩよりも小さい場合に
“Ｈルベルとなり、反対に出力電圧ＣＥＩが出力電圧Ｃ
ＥＩ以上の場合に“Ｌ”レベルとなる検出信号を出力す
る。近似制御回路３２は、例えばクロック発生器を備え
たカウンタからなり、上記コンパレータ３１から“Ｈ”
レベルの検出信号が出力されている場合にはカウント値
をカウントアツプし、またＬ”レベルの検出信号が出力
されている場合にはカウント値をカウントダウンする。

つまり、近似制御回路３２では、ＤＡＣ３４から出力さ
れる制御電圧ＣＥ２がループフィルタ６の出力電圧ＣＥ
Ｉと等しくなるようにカウント値が可変される。そして
、この近似制御回路３２のカウント値は、保持回路３３
でラッチされたのちＤＡＣ３４に１１（給される。ＤＡ
Ｃ３４は上記カウント値に対応する直流制御電圧Ｅを出
力する。また判定回路３５は、上記近似制御回路３２か
ら出力されたカウント値が予め設定しである上限値およ
び下限値により定められる範囲内に収まっているか否か
を判定するもので、上限値を越えた場合にはダウン制御
信号ＤＯ５を発生し、また下限値を下回った場合にはア
ップ制御信号ＵＰＳを発生する。これらのアップ制御信
号ＵＰＳおよびダウン制御信号ＤＯ５は、ＶＣｏｌｏに
供給される制御電圧の値が所定の範囲を逸脱しないよう
にするために、第２図に示した可変電圧発生回路１１の
制御電圧制御回路２２に供給される。

尚、上記可変電圧発生回路１１および近似電圧発生回路
１２て使用されている各Ｄ　Ａ　Ｃ２１，。

３４は、例えば第４図に示す如く構成される。

すなわち、これらのＤＡＣは、リファレンス電源４１と
、抵抗網４２と、スイッチ１４３　ａ４３ｂと、バッフ
ァ増幅器４４ａ、４４ｂとから構成され、このうちリフ
ァレンス電源４１および抵抗網４２については各ＤＡＣ
２１，３４間で共用されている。

切換スイッチ１３．１４は、例えばＮＭＯ３）ランジス
タにより構成される。また、これらの切換スイッチ１．
３．１４のスイッチングノイズを吸収するためのノイズ
吸収回路１６は、第５図に示す如く抵抗Ｒ６とコンデン
サＣ６とをＬ形接続した積分回路により構成される。

さらに短絡防止回路１５は、切換スイッチ１３゜１４の
切換過程においてループフィルタ５と近似電圧発生回路
１２との間に短絡電流が流れないようにするためのもの
で、例えば第６図（ａ）に示す如く抵抗により構成され
るか、または同図（ｂ）に示す如くコンデンサの両端間
にスイッチを接続した回路により構成される。

次に、以上のように構成された周波数シンセサイザの動
作を説明する。

先ず、位相引込み時においては、切換スイッチ１．３．
１４はそれぞれオン、オフに設定される。

したがって、この状態でＶＣＯＩＯの第１の入力端子１
１には、ループフィルタ５が接続される。

また、この状態で図示しない無線チャネル制御部から無
線チャネルの指定データが出力されると、可変分周回路
４の分周比が上記無線チャネルに対応する値に可変設定
されるとともに、可変電圧発生回路１１の制御電圧制御
回路２２に上記無線チャネルに対応する初期カウント値
がセットされる。

そうすると、可変電圧発生回路１１のＤＡＣ２１からは
、上記無線チャネルに対応するオフセット制御電圧ＯＣ
Ｅが出力され、ＶＣＯＩＯの第２の入力端子Ｉ２に供給
される。このため、ＶＣｏｌｏは上記オフセット制御電
圧ＯＣＥに応じた周波数の信号を発振出力する。また、
ＶＣＯＩＯ１可変分周器４、位相比較器３およびループ
フィルタ５からなるＰＬＬでは位相引込み動作が行なわ
れ、これによりＶＣＯＩＯの発振周波数は希望する無線
チャネル周波数に対し正確に調整される。

また、このとき近似電圧発生回路１２では、上記ループ
フィルタ５の出力電圧ＣＥＩＯ値に追従してＤＡＣ３４
から発生される電圧値が変化し、これにより上記ループ
フィルタ５の出力電圧ＣＥＩに近似された制御電圧Ｅの
生成が行なわれる。

さて、そうしてＰＬＬによる位相引込みが終了し、これ
によりＰＬＬが位相ロック状態になったとする。そうす
ると、図示しない制御部から先ず上記近似電圧発生回路
１２の保持回路３３に対しラッチ信号が出力され、これ
により位相がロックされた時点での近似制御回路３２の
カウント値が保持回路３３にラッチされる。このため、
近似電圧発生回路１２のＤＡＣ３４からは、以後上記位
相がロックされた時点での制御電圧ＣＥ２が継続して出
力されることになる。次に、図示しない制御部からは切
換スイッチ１４に対し切換信号が出力される。そうする
と、切換スイッチ１４はオン状態に変化し、これにより
近似電圧発生回路１２がループフィルタ５とともにＶＣ
ＯＩＯに接続される。このとき、上記近似電圧発生回路
１２から発生される制御電圧ＣＥ２と、ループフィルタ
５の出力電圧ＣＥＩとの間に誤差が存在すると、近似電
圧発生回路１２とループフィルタ５との間には、短絡電
流が流れる可能性がある。しかし、この短絡電流は短絡
防止回路］５によって阻止される。

続いて、制御部からは切換スイッチ１３に対し切換信号
が出力される。このため、切換スイッチ１３はオフ状態
となり、これによってＰＬＬは切断される。尚、上記切
換スイッチ１４．１３の切換えか行なわれると、このと
き切換スイッチ１４１Ｂからは、ＮＭＯ５）ランジスタ
のゲート・ソス問およびゲート・ドレイン間に存在する
寄生容量によりパルス的なスイッチングノイズが発生す
る。しかし、このスイッチングノイズはノイズ吸収回路
］６によって吸収されて、ＶＣＯｌｏには人力されない
。したがって、ＶＣＯＩＯの発振周波数が上記スイッチ
ングノイズによる影響を受けて変化する心配はない。ま
た、上記ループフィルタ５の出力電圧ＣＥＩから近似電
圧発生回路１２に切換ったときに、これらの電圧間に誤
差があるとＶＣＯＩＯの発振周波数が変化する。しかる
に、ＶＣＯＩＯの発振周波数はその大部分が可変電圧発
生回路１１から供給されているオフセット制御電圧ＯＣ
Ｈにより既に決定されている。このため、上記制御電圧
ＣＥＩ、ＣＥ２間に誤差があっても、この誤差によるＶ
ＣＯＩＯの発振周波数の変化ｍは微小となり、これによ
りＶＣＯ１０の発振周波数を安定に保つことができる。

そうしてＰＬＬの切り離しが終了すると、基準発振器１
、基準分周器２、位相比較器３、可変分周器４およびル
ープフィルタ５に対する電源電圧の供給が断たれる。こ
のため、これらの各回路は動作停止状態となり、以後こ
れらの回路では電力は一切消費されない。

ところで、このように間欠ＰＬＬ動作によりＰＬＬが切
り離された状態になると、Ｖ　ＣＯｉ−０にはループフ
ィルタ５の出力電圧ＣＥＩに代って近の電圧発生回路１
２から発生される制御電圧ＣＥ２が供給される。ここで
、近似電圧発生回路１２から発生される制御電圧ＣＥ２
は、保持回路３３によってラッチされたカウント値に従
って生成されたものであるため、経時変化が全くない。

このため、ＶＣＯｌｏには経時変化のない一定の制御電
圧が供給されることになり、これによりＶＣＯＩＯの発
振周波数は安定に保持される。

この様に本実施例であれば、次のような効果が得られる
。

■　間欠ＰＬＬ動作によりＰＬＬが切り離された状態で
は、ループフィルタ５の出力電圧ＣＥＩに代わって、近
似電圧発生回路１２から発生された経時的に一定な制御
電圧ＣＥ２がＶＣＯ１０に供給されることになる。この
ため、ＶＣＯｌｏの発振出力周波数は経時変化せずに安
定に保持される。

■　ＶＣＯ１０に第１および第２の入力端子１１．１２
を設けておき、第２の入力端子Ｉ２に希望発振周波数に
対応するオフセット制御電圧を常時供給し、第１の入力
端子にＰＬＬのループフィルタ５の出力電圧ＣＥＩまた
は近似電圧発生回路１２から発生された制御電圧ＣＥ２
を供給するようにしたので、ＶＣＯＩＯの発振周波数に
対する上記ループフィルタ５の出力電圧ＣＥＩまたは近
似電圧発生回路１２から発生された制御電圧ＣＥ２の制
御感度を低くすることができる。このため、上記ループ
フィルタ５の出力電圧ＣＥＩまたは近似電圧発生回路１
２から発生された制御電圧ＣＥ２への切換えに際し、こ
れらの電圧間に誤差があっても、この誤差により変化す
るＶｃ。

１０の発信周波数の変化量を小さく抑えることができる
。すなわち、制御電圧の切換えに伴う発信周波数の変化
を極力小さくすることができ、これにより発信周波数の
安定性をさらに高めることができる。

■　ループフィルタ５と近似電圧発生回路１２との間に
短絡防１に回路１５を設けているので、ループフィルタ
５の出力電圧ＣＥＩから近似電圧発生回路１２の出力電
圧ＣＥ２への切換過程において、ループフィルタ５と近
似電圧発生回路１２との間で短絡電流が流れる虞れがあ
る場合でも、この短絡電流を確実に阻止することができ
る。

■　切換スイッチ１３，１．４とＶＣＯＩＯとの間にノ
イズ吸収回路１６を設けているので、切換スイッチ１３
．１４の切換え時に発生するスイッチングノイズがＶＣ
ＯＩＯに印加される不具合を防止することができ、これ
によりＶＣＯＩＯの発信周波数を安定に保つことができ
る。

尚、本発明は上記実施例に限定されるものではない。例
えば、上記実施例では２つの制御電圧入力端子１１．．
１２を有したＶＣＯＩＯを用いた場合を例にとって説明
したが、ＶＣＯがｎ　（ｎ≧３）個の制御電圧入力端子
を有している場合には、これらの入力端子のうちの１つ
の端子にループフィルタ５または近似電圧発生回路１２
の出力電圧を供給し、他の各入力端子にはそれぞれ可変
電圧発生回路から発生されたオフセット制御電圧を供給
するようにすればよい。

また、ＶＣＯの制御電圧入力端子が１個しかない場合に
は、オフセット制御電圧とループフィルタまたは近似電
圧発生回路の出力電圧とを合成回路で合成し、この合成
電圧を供給するようにしてもよい。

さらに、ループフィルタは例えば第７図に示す如く反転
増幅器７］を用いて構成してもよい。尚、同図において
７２は、間欠ＰＬＬ動作に応じて電源出力の供給をオン
・オフするためのスイッチである。

その他、間欠ＰＬＬ動作に伴い動作を停止させる回路の
選定や、ループフィルタの出力電圧に対し近似された制
御電圧を発生するための回路の構成、オフセット用の制
御電圧を発生するための回路の構成、ＰＬＬの回路構成
、短絡防止回路およびノイズ吸収回路の回路構成、切換
シーケンス、本発明の周波数シンセサイザを適用するシ
ステムや装置の種類等についても、本発明の要旨を逸脱
しない範囲で種々変形して実施できる。

［発明の効果］ 以上詳述したように本発明は、位相同期ループが位相ロ
ック状態になっている期間中に、位相ロック状態になっ
た時点のループフィルタの出力電圧に等しいかもしくは
近似された制御電圧を発生する電圧発生回路と、制御電
圧切換回路とを倫え、この制御電圧切換回路により、上
記位相同期ループが位相引込み動作を行なっている期間
にはループフィルタの出力電圧を選択して電圧制御発振
器に供給し、位相同期ループが位相ロック状態になって
いる期間には上記電圧発生回路から出力される制御電圧
を選択して電圧制御発振器に供給するようにしたもので
ある。

したがって、本発明によれば、間欠ＰＬＬ動作を行なわ
せた場合でも、長時間安定した発振出力周波数を得るこ
とができ、これにより消費電力の節約と発振周波数の安
定性とを両立することができるる周波数シンセサイザを
提供することができる。

また他の本発明は、第１の電圧発生回路を設け、この第
１の電圧発生回路により電圧制御発振器の希望発振周波
数に対応するオフセット用の制御電圧を発生し、この電
圧を電圧制御発振器の第１の入力端子に常時供給する。

また、位相同期ループが位相ロック状態になっている期
間中に、位相ロック状態になった時点のループフィルタ
の出力電圧に等しいかもしくは近似された制御電圧を発
生する第２の電圧発生回路と、制御電圧切換回路とを備
える。そして、この制御電圧切換回路により、上記電圧
制御発振器の第２の入力端子に対し、位相同期ループが
位相引込み動作を行なっている期間にはループフィルタ
の出力電圧を選択して供給し、一方位相同期ループが位
相ロック状態になっている期間には上記第２の電圧発生
回路から出力される制御電圧を選択して供給するように
したものである。

したがって、この他の本発明によれば、間欠ＰＬＬ動作
を行なわせた場合でも長時間安定した発振出力周波数を
得ることができ、しかも制御電圧の切換時における発振
出力周波数の変化を低減することができる周波数シンセ
サイザを提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例における周波数シンセサイザ
の構成を示す回路ブロック図、第２図は同シンセサイザ
の可変電圧発生回路の回路構成図、第３図は同シンセサ
イザの近似電圧発生回路の回路構成図、第４図はディジ
タル・アナログ変換器の構成の一例を示す回路図、第５
図はノイズ吸収回路の構成の一例を示す回路図、第６図
（ａ）（ｂ）はそれぞれ短絡防止回路の構成の一例を示
す回路図、第７図はループフィルタの他の構成を示す回
路図、第８図は従来の周波数シンセサイザの構成を示す
回路ブロック図、第９図はループフィルタの構成の一例
を示す回路図である。 ］・・・基準発振器、２・・・基準分周器、３・・・位
相比較器（ＰＤ）　、４・・・可変分周器、５・・・ル
ープフィルタ、１０・・・電圧制御発振器（ＶＣＯ）１
１・・・可変電圧発生回路、１２・・・近似電圧発生回
路、１３．１４・・・切換スイッチ、１５・・・短絡防
止回路、１６・・・ノイズ吸収回路、２１．３４・・・
ディジタル・アナログ変換器（ＤＡＣ）　、２２・・・
制御電圧制御回路、２３・・・記憶回路、３１・・・コ
ンパレータ、３２・・・近似制御回路、３３・・・保持
回路、３５・・・判定回路。 出願人代理人　弁理士　鈴江武彦 第２図 第１図 第３図 第４図 第 図 （ａ） Ｆ当 ＣＥ２土キ酬廿ＣＥ２ 第６図 第８図 第 図

Claims (4)

【特許請求の範囲】
1. （１）電圧制御発振器と、この電圧制御発振器の発振出
   力信号を分周する分周回路と、この分周回路から出力さ
   れた分周信号と基準発振回路から発生された基準発振信
   号との位相差を検出してこの位相差に対応する信号を出
   力する位相比較回路と、この位相比較回路から出力され
   た信号により可変制御される電圧を制御電圧として上記
   電圧制御発振器に供給するループフィルタとを有する位
   相同期ループを備え、この位相同期ループが位相ロック
   状態になっている期間には前記電圧制御発振器を除いた
   少なくとも一つの回路の動作を停止させる周波数シンセ
   サイザにおいて、 前記位相同期ループが位相ロック状態になっている期間
   中に、位相ロック状態になった時点の前記ループフィル
   タの出力電圧に等しいかもしくは近似された制御電圧を
   発生するための電圧発生回路と、 前記位相同期ループが位相引込み動作を行なっている期
   間には前記ループフィルタの出力電圧を選択して前記電
   圧制御発振器に供給し、位相同期ループが位相ロック状
   態になっている期間には前記電圧発生回路から出力され
   る制御電圧を選択して前記電圧制御発振器に供給する制
   御電圧切換回路とを具備したことを特徴とする周波数シ
   ンセサイザ。
2. （２）複数の制御電圧入力端子を有する電圧制御発振器
   と、この電圧制御発振器の発振出力信号を分周する分周
   回路と、この分周回路から出力された分周信号と基準発
   振回路から発生された基準発振信号との位相差を検出し
   てこの位相差に対応する信号を出力する位相比較回路と
   、この位相比較回路から出力された信号により可変制御
   される電圧を制御電圧として上記電圧制御発振器に供給
   するループフィルタとを有する位相同期ループを備え、
   この位相同期ループが位相ロック状態になっている期間
   には前記電圧制御発振器を除いた少なくとも一つの回路
   の動作を停止させる周波数シンセサイザにおいて、 前記電圧制御発振器の希望発振周波数に対応するオフセ
   ット制御電圧を発生して、前記電圧制御発振器の複数の
   制御電圧入力端子のうちオフセット制御電圧用の入力端
   子に常時供給するための第１の電圧発生回路と、 前記位相同期ループが位相ロック状態になっている期間
   中に、位相ロック状態になった時点の前記ループフィル
   タの出力電圧に等しいかもしくは近似された制御電圧を
   発生する第２の電圧発生回路と、 前記位相同期ループが位相引込み動作を行なっている期
   間には前記ループフィルタの出力電圧を選択して前記電
   圧制御発振器の制御電圧用の入力端子に供給し、位相同
   期ループが位相ロック状態になっている期間には前記第
   ２の電圧発生回路から出力される制御電圧を選択して前
   記電圧制御発振器の制御電圧用の入力端子に供給する制
   御電圧切換回路とを具備したことを特徴とする周波数シ
   ンセサイザ。
3. （３）制御電圧切換回路は、切換時にループフィルタの
   出力電圧と第２の電圧発生回路の出力電圧との誤差によ
   り発生するループフィルタと第２の電圧発生回路との間
   の短絡を防止するための短絡防止回路を備えたことを特
   徴とする請求項（２）記載の周波数シンセサイザ。
4. （４）制御電圧切換回路は、切換時に発生するスイッチ
   ングノイズが電圧制御発振器に入力されることを防止す
   るためのノイズ吸収回路を備えていることを特徴とする
   請求項（２）記載の周波数シンセサイザ。