JPH04128903A - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JPH04128903A JPH04128903A JP25100190A JP25100190A JPH04128903A JP H04128903 A JPH04128903 A JP H04128903A JP 25100190 A JP25100190 A JP 25100190A JP 25100190 A JP25100190 A JP 25100190A JP H04128903 A JPH04128903 A JP H04128903A
- Authority
- JP
- Japan
- Prior art keywords
- input
- programmable controller
- cpu unit
- unit
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001186 cumulative effect Effects 0.000 claims description 16
- 238000000034 method Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
この発明は、プログラマブルコントローラに関し、さら
に詳しくは、入出力ユニットの通電時間を積算し1着脱
可能な記憶手段に記憶するようにしたプログラマブルコ
ントローラに関する。
に詳しくは、入出力ユニットの通電時間を積算し1着脱
可能な記憶手段に記憶するようにしたプログラマブルコ
ントローラに関する。
[従来の技術]
第6図は、従来のプログラマブルコントローラ(p c
)の−例である。
)の−例である。
このプログラマブルコントローラ(PC)において、(
1)は全体の作動を制御するCPUユニットであり、(
7)は入出力ユニットである。また、(8)は全体に電
力を供給をする電源ユニットである。これらCPUユニ
ット(1)、入出力ユニット(7)および電源ユニット
(8)は、べ−スユニット(9)に搭載することにより
組み合わされ、一つのシステムを構成する。
1)は全体の作動を制御するCPUユニットであり、(
7)は入出力ユニットである。また、(8)は全体に電
力を供給をする電源ユニットである。これらCPUユニ
ット(1)、入出力ユニット(7)および電源ユニット
(8)は、べ−スユニット(9)に搭載することにより
組み合わされ、一つのシステムを構成する。
CPUユニット(1)は、内部にマイクロプロセッサを
有しており、ユーザによって作成された第7図のシーケ
ンスプログラムを実行する。
有しており、ユーザによって作成された第7図のシーケ
ンスプログラムを実行する。
この第7図のシーケンスプログラムは、入出力ユニット
(7)の通電時間を積算し、所定の通電限界時間と比較
し、通電積算時間が通電限界時間以上になると警報を出
力する処理を行うものである。
(7)の通電時間を積算し、所定の通電限界時間と比較
し、通電積算時間が通電限界時間以上になると警報を出
力する処理を行うものである。
このシーケンスプログラムでは、デバイスD6を入出力
ユニット(7)の実装枚数のエリアに使用し、デバイス
DI 〜Dn+1 (但し、n≦98)を人出カニニ
ット(7)の各々の通電限界時間のエリアに使用してい
る。また、デバイスD100〜DIOnを入出力ユニッ
ト(7)の各々の通電積算時間のエリアに使用している
。
ユニット(7)の実装枚数のエリアに使用し、デバイス
DI 〜Dn+1 (但し、n≦98)を人出カニニ
ット(7)の各々の通電限界時間のエリアに使用してい
る。また、デバイスD100〜DIOnを入出力ユニッ
ト(7)の各々の通電積算時間のエリアに使用している
。
ステップ番号0−n+1は、イニシャル処理であり、デ
バイスDOに入出力ユニット(7)の実装枚数を設定し
、デバイスDI−Dn+1に人出カニニット(7)の各
々の通電限界時間を設定する。
バイスDOに入出力ユニット(7)の実装枚数を設定し
、デバイスDI−Dn+1に人出カニニット(7)の各
々の通電限界時間を設定する。
ステップ番号100〜120は、先にデバイスD1〜D
n+1に設定した通電限界時間と、デバイスD100〜
D IOnに積算した通電積算時間とを比較し、後者が
前者以上になると警報としてMOを出力する。
n+1に設定した通電限界時間と、デバイスD100〜
D IOnに積算した通電積算時間とを比較し、後者が
前者以上になると警報としてMOを出力する。
ステップ番号121〜143は、デバイスD1〜Dn+
1に〈0〉以外の通電限界時間が設定されている場合は
、デバイスD100〜DIOnにおいて通電時間を加算
する。
1に〈0〉以外の通電限界時間が設定されている場合は
、デバイスD100〜DIOnにおいて通電時間を加算
する。
CPUユニット(1)のマイクロプロセッサは、通常は
、前記ステップ番号0〜120 (ENDステップ)を
実行する。また、一定周期で前記ステップ番号121〜
143を実行する。
、前記ステップ番号0〜120 (ENDステップ)を
実行する。また、一定周期で前記ステップ番号121〜
143を実行する。
第8図および第9図は、第7図のシーケンスプログラム
のフローチャートである。
のフローチャートである。
なお、第7図のシーケンスプログラムにおいて、MIO
は電源投入時のみオンとなる。rMOV Kn DOJ
は、定数KnをデバイスDOにデータ転送する命令であ
る。rFORDOJは、FOR文からNEXT文までの
シーケンスプログラムを、デバイスD。
は電源投入時のみオンとなる。rMOV Kn DOJ
は、定数KnをデバイスDOにデータ転送する命令であ
る。rFORDOJは、FOR文からNEXT文までの
シーケンスプログラムを、デバイスD。
の部分だけ繰り返し実行し、その後、NEXT文の次の
命令文を実行する。「〈・ DIZ DlooZJのr
DIZJのrZJは修飾用デバイスであり、例えば「z
」ノ値が〈9〉の場合、D (1+Z) = D 10
ノテハイスを示している。「く・」は比較命令であり、
rDIZJとr D 100ZJを比較し、DIZ≦D
100Zが成立するとMOをオンとし、成立しなければ
MOをオンしない。130は、シーケンスプログラムの
一定周期で起動する部分のポインタである。
命令文を実行する。「〈・ DIZ DlooZJのr
DIZJのrZJは修飾用デバイスであり、例えば「z
」ノ値が〈9〉の場合、D (1+Z) = D 10
ノテハイスを示している。「く・」は比較命令であり、
rDIZJとr D 100ZJを比較し、DIZ≦D
100Zが成立するとMOをオンとし、成立しなければ
MOをオンしない。130は、シーケンスプログラムの
一定周期で起動する部分のポインタである。
f’o Ko DIZJは、DIZが〈0〉でない場合
に次のステップを実行する。rlNcZJは、rZJを
1だけ加算する。rlRETJは、I30のシーケンス
プログラム部分の最後を示す。
に次のステップを実行する。rlNcZJは、rZJを
1だけ加算する。rlRETJは、I30のシーケンス
プログラム部分の最後を示す。
他の関連する従来技術としては、例えば特開平1−14
6638号に開示の技術がある。これは、工作機械で使
用する工具に記憶手段を付加して、その工具の使用時間
などを記憶させ、工具の寿命管理などを行うものである
。
6638号に開示の技術がある。これは、工作機械で使
用する工具に記憶手段を付加して、その工具の使用時間
などを記憶させ、工具の寿命管理などを行うものである
。
[発明が解決しようとする課題]
上記従来のプログラミングコントローラ(pc)では、
通電積算時間をCPUユニット(1)内部のメモリに記
録する。
通電積算時間をCPUユニット(1)内部のメモリに記
録する。
このため、CPUユニット(1)が故障した場合には、
それまでの通電積算時間が失われる問題点がある。
それまでの通電積算時間が失われる問題点がある。
また、上記従来のプログラマブルコントローラ(p c
)では、入出力ユニット(7)ごとに通電限界時間をシ
ーケンスプログラムにより設定する必要がある。
)では、入出力ユニット(7)ごとに通電限界時間をシ
ーケンスプログラムにより設定する必要がある。
このため、実装している入出力ユニット(7)をユーザ
が意識しなければならない問題点がある。
が意識しなければならない問題点がある。
なお、特開平1−146638号に開示の技術では、工
具毎に記憶手段を設ける必要があり、構成が複雑になる
問題点がある。
具毎に記憶手段を設ける必要があり、構成が複雑になる
問題点がある。
この発明は上記のような問題点を解決するためになされ
たもので、CPUユニット(1)が故障しても、それま
での通電積算時間が失われないようにしたプログラマブ
ルコントローラを提供することを第1の目的とする。ま
た、実装されている入出力ユニットの通電限界時間を自
動設定するようにしたプログラマブルコントローラを提
供することを第2の目的とする。
たもので、CPUユニット(1)が故障しても、それま
での通電積算時間が失われないようにしたプログラマブ
ルコントローラを提供することを第1の目的とする。ま
た、実装されている入出力ユニットの通電限界時間を自
動設定するようにしたプログラマブルコントローラを提
供することを第2の目的とする。
[課題を解決するための手段]
この発明は、CPUユニットと入出力ユニットとを組み
合わせてなるプログラマブルコントローラにおいて、C
PUユニットは、着脱可能な不揮発性記憶手段を装着す
るためのホルダを有すると共に、入出力ユニットの通電
時間を積算し、その通電積算時間を前記ホルダに装着さ
れた不揮発性記憶手段に記録することを特徴とするプロ
グラマブルコントローラを提供する。
合わせてなるプログラマブルコントローラにおいて、C
PUユニットは、着脱可能な不揮発性記憶手段を装着す
るためのホルダを有すると共に、入出力ユニットの通電
時間を積算し、その通電積算時間を前記ホルダに装着さ
れた不揮発性記憶手段に記録することを特徴とするプロ
グラマブルコントローラを提供する。
また、この発明は、上記構成のプログラマブルコントロ
ーラにおいて、CPUユニットは、通電積算時間と所定
の通電限界時間とを比較し その比較結果により警報を
出力することを特徴とするプログラマブルコントローラ
を提供する。
ーラにおいて、CPUユニットは、通電積算時間と所定
の通電限界時間とを比較し その比較結果により警報を
出力することを特徴とするプログラマブルコントローラ
を提供する。
さらに、この発明は、上記構成のプログラマブルコント
ローラにおいて、CPUユニットは、入出力ユニットの
種別を判定し、その種別に応じた通電限界時間を自動設
定することを特徴とするプログラマブルコントローラを
提供する。
ローラにおいて、CPUユニットは、入出力ユニットの
種別を判定し、その種別に応じた通電限界時間を自動設
定することを特徴とするプログラマブルコントローラを
提供する。
[作用]
この発明のプログラマブルコントローラでは、CPUユ
ニットは、ホルダに装着された不揮発性記憶手段に、入
出力ユニットの通電積算時間を記録する。
ニットは、ホルダに装着された不揮発性記憶手段に、入
出力ユニットの通電積算時間を記録する。
CPUユニットが故障したときは、故障したCPUユニ
ットから不揮発性記憶手段を取り外して新しいCPUユ
ニットに取り付ける。
ットから不揮発性記憶手段を取り外して新しいCPUユ
ニットに取り付ける。
これにより、それまでの通電積算時間を失うことが防止
される。
される。
また、この発明のプログラマブルコントローラでは、C
PUユニットは、入出力ユニットの種別を判定して、そ
の種別に応じた通電限界時間を自動設定する。
PUユニットは、入出力ユニットの種別を判定して、そ
の種別に応じた通電限界時間を自動設定する。
そこで、実装している入出力ユニット(7)をユーザが
意識する必要がなくなる。
意識する必要がなくなる。
[実施例]
以下、図面を参照してこの発明の実施例について説明す
る。
る。
第1図は、この発明の一実施例のプログラマブルコント
ローラ(P C)の斜視図である。
ローラ(P C)の斜視図である。
このプログラマブルコントローラ(P C) において
、(1)は全体の作動を制御するCPUユニットであり
、(7)は入出力ユニットである。また、(8)は全体
に電力を供給をする電源ユニットである。これらCPU
ユニット(1)、入出力ユニット(7)および電源ユニ
ット(8)は、ベースユニット(9)に搭載することに
より組み合わされ、一つのシステムを構成する。
、(1)は全体の作動を制御するCPUユニットであり
、(7)は入出力ユニットである。また、(8)は全体
に電力を供給をする電源ユニットである。これらCPU
ユニット(1)、入出力ユニット(7)および電源ユニ
ット(8)は、ベースユニット(9)に搭載することに
より組み合わされ、一つのシステムを構成する。
CPUユニット(1)はホルダ(6)を有し、そのホル
ダ(6)には、バックアップ用バッテリを内蔵したRA
Mカード(10)が装着されている。
ダ(6)には、バックアップ用バッテリを内蔵したRA
Mカード(10)が装着されている。
第2図は、CPUユニット(1)のブロック図である。
CPUユニット(1)内には、マイクロプロセッサ(2
)と、カウンタ(3)と1割込みコントローラ(4)と
、OS (5)とを内蔵している。
)と、カウンタ(3)と1割込みコントローラ(4)と
、OS (5)とを内蔵している。
割込みコントローラ(4)は、カウンタ(3)のカウン
トアツプ信号に基づきマイクロプロセッサ(2)に割込
みを出力する。
トアツプ信号に基づきマイクロプロセッサ(2)に割込
みを出力する。
O3(5)には、割込みコントローラ(4)の割込みで
起動されるプログラムなどが含まれる。
起動されるプログラムなどが含まれる。
RAMカード(10)は、ホルダ(6)を介して、マイ
クロプロセッサ(2)とバス接続される。
クロプロセッサ(2)とバス接続される。
なお、RAMカード(10)の内容は、周辺装置で読み
書き可能である。
書き可能である。
第3図は、RAMカード(1o)のメモリ割付けの例で
ある。AOは実装されている入出力ユニット(7)の枚
数エリア、AI、A3.・・・は各入出力ユニット(7
)の通電積算時間エリア、A2A4.・・・は各入出力
ユニット(7)の通電限界時間エリアである。
ある。AOは実装されている入出力ユニット(7)の枚
数エリア、AI、A3.・・・は各入出力ユニット(7
)の通電積算時間エリア、A2A4.・・・は各入出力
ユニット(7)の通電限界時間エリアである。
第4図の処理は、マイクロプロセッサ(2)が行うイニ
シャル処理である。
シャル処理である。
まず、スロットNαカウンタとユニット枚数カウンタを
クリアする。
クリアする。
次に、実装されている入出力ユニット(7)の基板情報
を読み出す。
を読み出す。
基板情報がなければ、空きスロットと判定し、最終スロ
ットかの判定処理ヘジャンブする。
ットかの判定処理ヘジャンブする。
基板情報かあれば、その基板情報により入出力ユニット
(7)の種別を判定し、その入出力ユニット(7)の種
別に対応してM T B F (Mean TimeB
etween Failures)を記憶しているので
、そのMTBFをその入出力ユニット(7)の通電限界
時間としてRAMカード(10)の通電限界時間エリア
A2.A4・・・に書き込む。そして、ユニット枚数カ
ウンタをインクリメントする。
(7)の種別を判定し、その入出力ユニット(7)の種
別に対応してM T B F (Mean TimeB
etween Failures)を記憶しているので
、そのMTBFをその入出力ユニット(7)の通電限界
時間としてRAMカード(10)の通電限界時間エリア
A2.A4・・・に書き込む。そして、ユニット枚数カ
ウンタをインクリメントする。
次に、現在のスロットNαカウンタの指すスロットが最
終スロットか判定し、最終スロットでなければ、スロッ
トNαカウンタをインクリメントし、スロットNαカウ
ンタの指すスロットの入出力ユニット(7)の基板情報
を読み出す前記処理に戻る。
終スロットか判定し、最終スロットでなければ、スロッ
トNαカウンタをインクリメントし、スロットNαカウ
ンタの指すスロットの入出力ユニット(7)の基板情報
を読み出す前記処理に戻る。
最終スロットなら、現在のユニット枚数カウンタの値を
、RAMカード(10)の入出力ユニット枚数エリアA
Oに書き込む。
、RAMカード(10)の入出力ユニット枚数エリアA
Oに書き込む。
次に、第5図の処理は、一定周期割込みによりマイクロ
プロセッサ(2)が行う通電時間積算処理である。
プロセッサ(2)が行う通電時間積算処理である。
ます、ユニットNαカウンタにRAMカート(10)の
入出力ユニット枚数エリアAOの値を設定する。
入出力ユニット枚数エリアAOの値を設定する。
次に、ユニットNαカウンタが〈0〉かを判定する。〈
0〉なら、通電時間積算処理を終了する。
0〉なら、通電時間積算処理を終了する。
〈0〉でないなら、ユニットNαカウンタをデクリメン
トする。
トする。
次に、ユニットNαカウンタが指す入出力ユニ・ノド(
7)に対応するRAMカード(10)の通電限界時間エ
リアの値が〈0〉か判定する。〈0〉なら、ユニットN
αカウンタが〈0〉かを判定する前記判定処理に戻る。
7)に対応するRAMカード(10)の通電限界時間エ
リアの値が〈0〉か判定する。〈0〉なら、ユニットN
αカウンタが〈0〉かを判定する前記判定処理に戻る。
〈0〉でないなら、ユニットNαカウンタが指す入出力
ユニット(7)に対応するRAMカード(10)の通電
積算時間エリアの値をインクリメントする。
ユニット(7)に対応するRAMカード(10)の通電
積算時間エリアの値をインクリメントする。
次に、ユニットNαカウンタが指す入出力ユニット(7
)に対応するRAMカード(10)の通電限界時間エリ
アの値と通電積算時間エリアの値を比較する。通電限界
時間エリアの値が通電積算時間エリアの値より大なら、
ユニットNαカウンタが〈0〉かを判定する前記判定処
理に戻る。
)に対応するRAMカード(10)の通電限界時間エリ
アの値と通電積算時間エリアの値を比較する。通電限界
時間エリアの値が通電積算時間エリアの値より大なら、
ユニットNαカウンタが〈0〉かを判定する前記判定処
理に戻る。
通電限界時間エリアの値か通電積算時間エリアの値以上
なら、警告信号MOをオンとする。
なら、警告信号MOをオンとする。
この警告信号MOは、ユーザシーケンスプログラムで使
用できる。例えば、ユーザは、警告信号MOかオン時の
処理プログラムを作成して、入出力ユニット(7)の交
換時期になった旨のメツセージを表示させる。このメツ
セージに応じて、ユーザが入出力ユニット(7)を交換
した場合は、その入出力ユニット(7)に対応するRA
Mカード(10)の通電通電積算時間エリアの値を周辺
装置からクリアする。
用できる。例えば、ユーザは、警告信号MOかオン時の
処理プログラムを作成して、入出力ユニット(7)の交
換時期になった旨のメツセージを表示させる。このメツ
セージに応じて、ユーザが入出力ユニット(7)を交換
した場合は、その入出力ユニット(7)に対応するRA
Mカード(10)の通電通電積算時間エリアの値を周辺
装置からクリアする。
もし、CPUユニット(1)が故障した場合は、RAM
カード(10)をホルダ(6)から取り外す。そして、
交換した正常なCPUユニット(1)のホルダ(6)に
取り付ける。これにより、CPUユニット(1)が故障
しても、継続的に通電時間を積算できる。
カード(10)をホルダ(6)から取り外す。そして、
交換した正常なCPUユニット(1)のホルダ(6)に
取り付ける。これにより、CPUユニット(1)が故障
しても、継続的に通電時間を積算できる。
なお、上記実施例では、通電限界時間をMTBFを基に
して設定しているが、交換時期が推定できる他の要因た
とえば開閉寿命や負荷率などを基にして通電限界時間を
設定しても良い。
して設定しているが、交換時期が推定できる他の要因た
とえば開閉寿命や負荷率などを基にして通電限界時間を
設定しても良い。
また、RAMカード(10)の代わりに、EEPROM
などを用いてもよい。
などを用いてもよい。
[発明の効果コ
この発明のプログラマブルコントローラによれば、着脱
可能な不揮発性記憶手段に通電積算時間を記録するよう
に構成したので、CPUユニットが故障しても、それま
での通電積算時間が失われることがない。
可能な不揮発性記憶手段に通電積算時間を記録するよう
に構成したので、CPUユニットが故障しても、それま
での通電積算時間が失われることがない。
また、人出カニニットの種別を判定して通電限界時間を
自動設定するので、ユーザが人出カニニットの実装状態
を意識する必要がない。
自動設定するので、ユーザが人出カニニットの実装状態
を意識する必要がない。
第1図はこの発明のプログラマブルコントローラの一実
施例の斜視図、第2図は第1図のプログラマブルコント
ローラのCPUユニットのブロック図、第3図は第1図
のプログラマブルコントロ−ラのRAMカードのメモリ
割り当て図、第4図は第1図のプログラマブルコントロ
ーラにおけるイニシャル処理のフロー図、第5図は第1
図のプログラマブルコントローラにおける通電時間積算
処理のフロー図、第6図は従来のプログラマブルコント
ローラの一例の斜視図、第7図は第6図のプログラマブ
ルコントローラにおけるシーケンスプログラムの例示図
、第8図は第6図のプログラマブルコントローラにおけ
るイニシャル処理および通電時間比較処理のフロー図、
第9図は第6図のプログラマブルコントローラにおける
通電時間積算処理のフロー図である。 図において、(pc)はプログラマブルコントローラ、
(1)はCPUユニット、 (6)はホルダ、(7)は
入出力ユニット、 (10)はRAMカードである。 なお、図中同一符号は同一または相当部分を示す。
施例の斜視図、第2図は第1図のプログラマブルコント
ローラのCPUユニットのブロック図、第3図は第1図
のプログラマブルコントロ−ラのRAMカードのメモリ
割り当て図、第4図は第1図のプログラマブルコントロ
ーラにおけるイニシャル処理のフロー図、第5図は第1
図のプログラマブルコントローラにおける通電時間積算
処理のフロー図、第6図は従来のプログラマブルコント
ローラの一例の斜視図、第7図は第6図のプログラマブ
ルコントローラにおけるシーケンスプログラムの例示図
、第8図は第6図のプログラマブルコントローラにおけ
るイニシャル処理および通電時間比較処理のフロー図、
第9図は第6図のプログラマブルコントローラにおける
通電時間積算処理のフロー図である。 図において、(pc)はプログラマブルコントローラ、
(1)はCPUユニット、 (6)はホルダ、(7)は
入出力ユニット、 (10)はRAMカードである。 なお、図中同一符号は同一または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 1、CPUユニットと入出力ユニットとを組み合わせて
なるプログラマブルコントローラにおいて、 CPUユニットは、着脱可能な不揮発性記 憶手段を装着するためのホルダを有すると共に、入出力
ユニットの通電時間を積算し、その通電積算時間を前記
ホルダに装着された不揮発性記憶手段に記録することを
特徴とするプログラマブルコントローラ。 2、請求項1のプログラマブルコントローラにおいて、 CPUユニットは、通電積算時間と所定の 通電限界時間とを比較し、その比較結果により警報を出
力することを特徴とするプログラマブルコントローラ。 3、請求項2のプログラマブルコントローラにおいて、 CPUユニットは、入出力ユニットの種別 を判定し、その種別に応じた通電限界時間を自動設定す
ることを特徴とするプログラマブルコントローラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25100190A JPH04128903A (ja) | 1990-09-20 | 1990-09-20 | プログラマブルコントローラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25100190A JPH04128903A (ja) | 1990-09-20 | 1990-09-20 | プログラマブルコントローラ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04128903A true JPH04128903A (ja) | 1992-04-30 |
Family
ID=17216171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25100190A Pending JPH04128903A (ja) | 1990-09-20 | 1990-09-20 | プログラマブルコントローラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04128903A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003295914A (ja) * | 2001-05-21 | 2003-10-17 | Omron Corp | スレーブ及びノード並びに処理装置及び処理方法並びにネットワーク電源モニタシステム及び電源モニタ方法並びに入出力機器電源モニタシステム及びネットワークシステムのモニタ方法 |
-
1990
- 1990-09-20 JP JP25100190A patent/JPH04128903A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003295914A (ja) * | 2001-05-21 | 2003-10-17 | Omron Corp | スレーブ及びノード並びに処理装置及び処理方法並びにネットワーク電源モニタシステム及び電源モニタ方法並びに入出力機器電源モニタシステム及びネットワークシステムのモニタ方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1306758B1 (en) | Computer system having resume function and method therefor | |
US8566561B2 (en) | Method to separate and persist static and dynamic portions of a control application | |
US6202104B1 (en) | Processor having a clock driven CPU with static design | |
KR960011765A (ko) | 컴퓨터 시스템 | |
CN101167055A (zh) | 信息处理装置中的功率控制装置 | |
KR100327855B1 (ko) | 시스템리셋방법 | |
US5926777A (en) | Method and apparatus for monitoring computer system service life parameters | |
JPH04128903A (ja) | プログラマブルコントローラ | |
JPS58195912A (ja) | デ−タ保持装置 | |
JP2000076081A (ja) | タスクマネージャー及びプログラム記録媒体 | |
CN113918001B (zh) | 一种嵌入式网络设备系统升级数据保护装置和方法 | |
JPS63266511A (ja) | 電源制御方式 | |
JPH0374712A (ja) | 情報処理装置 | |
JPH10188584A (ja) | 記憶制御装置 | |
JPH06202966A (ja) | バックアップ装置 | |
JPH0120775B2 (ja) | ||
JPS61163423A (ja) | メモリバツクアツプ給電される処理装置 | |
JPH11110309A (ja) | コンピュータシステムのメモリ診断方法 | |
JP2000132463A (ja) | メモリバックアップ方式 | |
JPH0478946A (ja) | メモリーの監視方式 | |
JP2000181755A (ja) | 異常検知方法、異常検知装置、マルチタスクシステムおよび記録媒体 | |
JPH01158314A (ja) | 電子式計器 | |
JP2000057000A (ja) | フラッシュメモリ内蔵マイクロコンピュータ | |
JPH07129208A (ja) | 数値制御装置 | |
JPH0242520A (ja) | 停電処理回路 |