JPH04127733A

JPH04127733A - フレーム同期制御方式

Info

Publication number: JPH04127733A
Application number: JP2249560A
Authority: JP
Inventors: Akihiko Sashita; 指田　明彦
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1990-09-19
Filing date: 1990-09-19
Publication date: 1992-04-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】二発明の目的］（産業上の利用分野）本発明は、例えば、６４にｂｐｓのＰＣＭ信号を３２に
ｂｐｓや１６にｂｐｓの信号へ圧縮し、または、その逆
の伸長を行うコーディ・ツク等に適用されるフレーム同
期制御方式に関するものである。

（従来の技術）従来のコープイックにおいては、同期が確立しているか
否かに係りなく、与えられた信号をコード化し、フレー
ム同期信号、パラメータ信号、残差信号を予め定められ
たフレームビット構成に従ってデータフレーム内に配置
し、これを常時送出するようにしていた。一方、対向側
のコープイックにおいては、送られてくる信号の中より
同期信号を検出し、この同期信号が１フレ一ム分後の同
一ビット位置で検出されることを条件として同期確立と
していた。

このような従来のフレーム同期制御方式において、例え
ば、１フレームが３２０ビットであり、フレーム同期ビ
ットが４ビット、パラメータ信号が６０ビット、残差ビ
ットが２５６ビットであり、フレーム同期ビットのパタ
ーンがｒｌｏｌｌ、であるとすると、対向側のコーディ
・・ｌりては−１０１１Ｊのビ・ｌドパターンをサーチ
し、二のヒ゛・ノドパターンが３２０ビット間隔て゛到
来するとき同期確立とし、フレーム内のテ゛−夕のデコ
ードを行う。

しかしながら、このようなフレーム同期制御方式による
と、フレーム同期ビットと同じビットパターンがパラメ
ータビットや残差ビットにも１フレ一ム分のビット毎に
現われることがあり、このビット位置をフレーム同期ビ
ットの位置として誤った同期確立となる問題点があった
。

（発明が解決しようとする課題）上記のように従来のフレーム同期制御方式によると、フ
レーム同期ビットと同じビットパターンが１フレ一ム分
のビット毎に現われることを条件として同期確立として
いるため、フレーム同期ビット以外の信号に同期ビット
と同一ビットパターンが１フレ一ム分のビット毎に現わ
れることがあり、このビット位置をフレーム同期ビット
の位置として誤った同期確立を行う問題点があった。

本発明はこのような従来のフレーム同期制御方式の問題
点を解決せんとしてなされたもので、その目的は、フレ
ーム同期の的確な確立をなし得るフレーム同期制御方式
を提供する二とである。

「発明の構成。

（課題を解決するための手段）本発明では、データフレーム内に所定ビットの同期信号
を挿入して伝送することによりフし−ム同期制御を行う
フレーム同期制御方式において、対向する局の少なくと
も一方の局においてフレーム同期が確立されるまでデー
タフレーム内の同期信号以外のビットを所定パターンの
ビットとして送る手段を備えさせて、フレーム同期制御
方式を構成した。

更に本発明では、上記構成に加えて自局においてフレー
ム同期が確立されたか否かを示す情報をデータフレーム
内の同期信号の１ビットとして送信する手段を備えさせ
てフレーム同期制御方式を構成した。

（作用）上記構成によると、フレーム同期の確立まではフレーム
同期信号以外には所定パターンのビットが送られ、フレ
ーム同期信号とは区別を行い得るから、誤ったビット位
置で同期確立となることがない。また、同期信号の１ビ
ットにフレーム同期が確立されたか否かを示す情報を含
ませるため、受は側において対向側の同期確立状態が明
らかであり、通常のフレーム構成による通信に移行する
時期が的確となる。

（実施例）以下、図面を参照して本発明の一実施例を説明する。第
３図は圧縮伸長コープイック６の構成を示すブロック図
、圧縮伸長コーディ・ツク６には制御部１と復号部２と
符号部３が設けられ、ＰＣＭ端４を介して図示せぬデー
タ端末から与えられるＰ　ＣＭ信号を符号部３で制御部
１の制御下で符号化圧縮を行って圧縮伝送路端５から対
向側（相手側）のコープイックへフレーム化した信号を
送出する。一方、対向側から送られてきたフレーム化さ
れた信号は圧縮伝送路端５を介して復号部２へ到り、制
御部１の制御下で復号化伸長されてＰＣＭ信号とされて
ＰＣＭ端４を介して図示せぬデータ端末へ送出する。

この圧縮伸長コープイック６のより詳細な構成を第１図
に示す。第１図において、１０１はクロック源を示し、
クロック源１０１より出力されたクロックはコープ１０
２、シフトレジスタ１０３　、１０４に与えられている
。コープ１０２はＰＣＭ端４から到来するＰＣＭ信号を
符号化圧縮してシフトレジスタ１０３の残差信号の部分
Ａにロートする。制御部１は、例えばマイクロコンピュ
ータにより構成され、シフトレジスタ１０３のパラメー
タビットの部分Ｂとフレーム同期信号の部分Ｃとに、パ
ラメータビットとフレーム同期信号とをロードする。ま
た、制御部１はシフトレジスタ１０４のフレーム同期信
号の部分りにフレーム同期信号を、残りの部分Ｅにオー
ル「０」からなるビットをロードする。更に制御部１は
ゲート１０５を切換えてシフトレジスタ１０３　、１０
４のいずれか一方の信号を圧縮伝送路端５側へ送出する
ようにする。一方、対向側から送られてきた信号は圧縮
伝送路端５からシフトレジスタ１０６、クロ・ツク再生
部１０７、デコーダ１０８に与えられる。クロック再生
部１０７は到来する信号のビットからクロックを再生し
制御部１、シフトレジスタ１０６、デコーダ１０８、比
較部１０９へ供給する。シフトレジスタ１０６は４ビッ
トのシフトレジスタであって、クロックに基づきシフト
を行っている。シフトレジスタ１０６の内容は比較部１
０９に与えられる。比較部１０９は同期信号「１１１１
゜ｒｔｉｉｏ、を有し、シフトレジスタ１０６の４ビッ
トのデータがｒｌｌｌｌ」「１１１０Ｊであるかを検出
し、ｒｌｌｌｌＪまたはｒｌｌｌＪであると検出出力を
制御部１、及び自らに与える。そして、次からは同期信
号が１フレ一ム分のビット単位で現われるのかを検出し
続ける。シフトレジスタ１０６の第４ビット目の信号は
制御部１へ与えられている。デコーダ１０８は制御部ｌ
から許可信号が与えられている間にだけ、復号化伸長を
行って結果をＰＣＭ端４側へ送出する。制御部１は比較
部１０９の出力とシフトレジスタ１０６の第４ビット目
の信号とに基づきシフトレジスタ１０３　、１０４　、
ゲート１０５に対する制御を第２図のフローチャートの
プログラムに基づいて行うのでこれを説明する。

制御部１は動作をスタートとし、比較部１０９の出力に
基づき復号部２において同期確立がなっているかを調べ
る（２０１）。ここで、同期確立でなければ、デコーダ
１０８により無音コードが出力されるように制御信号を
与え、制御部１はシフトレジスタ１０４に同期信号「１
１１０」と残りをオール１〇−とした３２０ビットのデ
ータをロードし、ゲート１０５を制御してシフトレジス
タ１０４側の圧力が送出されるようにする（２０２）。

このようにしているうちに、復号部２で同期確立がなさ
れ比較部１０９の出力が同期信号の検出出力となると、
制御部１はステップ２０１から２０３へと進み、その時
のシフトレジスタ１０６の第４ビット目の信号を得て「
１」であるか否かを検出する。ここで、１１」でなけれ
ば対向側において同期確立となっていないため、デコー
ダ１０８に対する許可信号は与えず無音データを出力さ
せ、シフトレジスタ１０４に同期信号ｒｉｉｉｉＪと残
りをオール１０」とした３２０ビットのデータをロード
し、ゲート１０５を制御してシフトレジスタ１０４側の
出力が送出するようにする（２０４）。このようにして
、自局て゛同期確立後に対向側からも同期確立を示す同
期信号７１１１１」が送られてくるようになり、ステッ
プ２０１　、２０３からステップ２０５へ進むことにな
る。そこで、制御部１はゲート１０５を切換えてシフト
レジスタ１０３の出力が送出されるようにし、かつ、パ
ラメータビットを６０ビットと同期信号として「１１１
１」をロードし、コープ１０２により符号化圧縮された
信号を残差ビットとしてロードし、クロックに基づきシ
フトさせて出力するとともにデコーダ１０８に許可信号
を与えて復号化伸長を行わせてＰＣＭ信号を得てＰＣＭ
端４側へ送出させる（２０５）。

このようにして、自局と対向側とで同期確立を早め、か
つ、同期確立後に復号化を行って適切なデータを得るこ
とができる。なお、同期確立までは、同期信号と同一パ
ターンが現れぬ信号を送るようにしてもよい。

５発明の効果、以上説明したように本発明によれば、同期確立までは、
同期信号以外のデータは所定パターンであり、同期信号
と異なるパターンとし得るから誤った同期確立をなくす
ことができる。

また、同期確立の有無を同期信号として対向側へ伝える
ため、自局と対向側とが同期確立状態となってからデー
タ処理を行い得るため、的確なデータ処理がなされる。

【図面の簡単な説明】

第１図は本発明の一実施例を採用したコープイックの要
部ブロック図、第２図は本発明の一実施例の動作を説明
するためのフローチャート、第３図は本発明を採用した
コープイックのブロック図である。１・・・制御部２・・・復号部３・・・符号部４・・・ＰＣＭ端５・・・圧縮伝送路端１０１・・・クロック源・・・コータ゛１０４　１０６・・・シフトレジスタ・・・ゲート・・・クロ・ツク再主部・・・デコーダ・・・比較部

Claims

【特許請求の範囲】

（１）データフレーム内に所定ビットの同期信号を挿入
して伝送することによりフレーム同期制御を行うフレー
ム同期制御方式において、対向する局の少なくとも一方の局においてフレーム同期
が確立されるまでデータフレーム内の同期信号以外のビ
ットを所定パターンのビットとして送る手段を備えさせ
たことを特徴とするフレーム同期制御方式。
（２）自局においてフレーム同期が確立されたか否かを
示す情報をデータフレーム内の同期信号の１ビットとし
て送信する手段を備えていることを特徴とする請求項（
１）記載のフレーム同期制御方式。