JPH0412655B2 - - Google Patents

Info

Publication number
JPH0412655B2
JPH0412655B2 JP57154223A JP15422382A JPH0412655B2 JP H0412655 B2 JPH0412655 B2 JP H0412655B2 JP 57154223 A JP57154223 A JP 57154223A JP 15422382 A JP15422382 A JP 15422382A JP H0412655 B2 JPH0412655 B2 JP H0412655B2
Authority
JP
Japan
Prior art keywords
signal
transistors
differential pair
current
sinω
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57154223A
Other languages
English (en)
Other versions
JPS5943644A (ja
Inventor
Koji Ishida
Tatsuo Numata
Masaharu Sakamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP57154223A priority Critical patent/JPS5943644A/ja
Priority to US06/529,773 priority patent/US4539697A/en
Publication of JPS5943644A publication Critical patent/JPS5943644A/ja
Publication of JPH0412655B2 publication Critical patent/JPH0412655B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04HBROADCAST COMMUNICATION
    • H04H40/00Arrangements specially adapted for receiving broadcast information
    • H04H40/18Arrangements characterised by circuits or components specially adapted for receiving
    • H04H40/27Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95
    • H04H40/36Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving
    • H04H40/45Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving
    • H04H40/54Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving generating subcarriers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00Demodulation of amplitude-modulated oscillations
    • H03D1/22Homodyne or synchrodyne circuits
    • H03D1/2209Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders
    • H03D1/2236Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders using a phase locked loop
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/1646Circuits adapted for the reception of stereophonic signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Stereo-Broadcasting Methods (AREA)

Description

【発明の詳細な説明】 本発明はFMステレオ復調回路に関し、特にサ
ブ信号の復調に際しサブキヤリヤ信号とコンポジ
ツト信号との乗算をなすようにしたFMステレオ
復調回路に関するものである。
FMステレオ信号の復調に際して38KHzの矩形
状サブキヤリヤ信号によりコンポジツト信号をス
イツチングして左右チヤンネル信号を分離するよ
うにした回路方式がある。第1図はかかる復調方
式のブロツク図であり、FM−IF(中間周波)信
号はFM検波器1によりコンポジツト信号に変換
され、不要成分を除去するLPF(ローパスフイル
タ)2を介してスイツチング回路3に印加され
る。LPF2の出力に含有される19KHzのパイロツ
ト信号をPLL(フエイズロツクドループ)回路4
において抽出し、このパイロツト信号に位相同期
した38KHzの矩形波サブキヤリヤ信号が、先のス
イツチング回路3のスイツチング信号として用い
られている。このスイツチング出力からオーデイ
オ成分である左右チヤンネル信号が夫々分離導出
されるもので、そのためにLPF5及び6が設け
られている。
ここで、スイツチング信号である38KHzのサブ
キヤリヤ信号は第2図Aに示す如き矩形波である
ために、これをフーリエ級数に展開すると、 F(t)=4/πsinωSt+4/3πsin3ωSt +4/5πsin5ωSt+… ……(1) と表わされる。ここにωSはサブキヤリヤ信号の
角周波数である。このように、F(t)の周波数
スペクトラムは第2図Bに示す如く38KHzの基本
波の他に、114KHz、190KHz、…等の奇数次高調
波を含んでいることになる。
かかる周波数スペクトラムを有するスイツチン
グ信号F(t)によりFM検波出力をスイツチン
グすれば、両信号の乗算がなされることになる
が、出力部のLPF5及び6の通過帯域を0〜15K
Hzとすれば、この乗算によりステレオ出力に現れ
る検波器出力は第2図Cの如くなる。つまり、メ
イン信号(0〜15KHz)とサブ信号(38±15K
Hz)の他に、114±15KHz、190±15KHz、…にあ
る信号(雑音や近接妨害波等)も復調されて出力
される。
かかる欠点を防ぐために、FM検波器1の出力
に、第2図Dに示すように114KHz、190KHz、…
付近で減衰量の大きいLPFを付加する必要が生
じる。しかし、114KHzはコンポジツト信号成分
に接近しているために、このLPFにより第2図
Eに示す如くコンポジツト信号の遅延特性が平坦
でなくなつたり、振幅特性が平坦でなくなつたり
し、ステレオ復調出力の歪やセパレーシヨン特性
が悪化することになる。
本発明の目的は上記欠点を排除して特性の良好
なステレオ復調回路を提供することである。
本発明によるFMステレオ復調回路は、第1及
び第2トランジスタからなる第1差動対と、第3
及び第4トランジスタからなる第2差動対と、第
5及び第6トランジスタからなる第3差動対と、
第1差動対に供給される電流がステレオパイロツ
ト信号と同期した正弦波サブキヤリア信号の正相
信号に応じて変化するように制御する第1電流制
御手段と、第2差動対に供給される電流が正弦波
サブキヤリヤ信号の逆相信号に応じて変化するよ
うに制御する第2電流制御手段とを含み、FM検
波信号であるステレオコンポジツト信号の周波数
スペクトラム成分を有するパルス列信号を第1、
第4及び第5トランジスタのベースに供給し、第
2、第3及び第6トランジスタのベースにパルス
列信号の逆相信号を供給するか又は所定のバイア
スを付与し、少なくとも第1乃至第5トランジス
タの各コレクタ電流によつて左右チヤンネル信号
を得る構成となつている。
以下、本発明を第3図乃至第5図を参照して詳
細に説明する。
第3図において、コンポジツト信号周波数スペ
クトラムを有するパルス列信号がパルスカウント
検波器1より出力されてトランジスタQ1,Q4
Q5,Q7の各ベースに供給されている。検波器1
は周知の如くFM−IF信号のリミツタ出力の立上
り遷移タイミングで単安定マルチバイブレータを
トリガする構成となつている。この検波器1にお
ける単安定マルチバイブレータの出力がFM受信
信号の瞬時周波数に応じて位置変調を受けた一定
幅のパルス列信号として出力される。検波器1に
おいてこのパルス列信号がステレオコンポジツト
信号の周波数スペクトラムを含有していることに
より、LPFを経たのちFM検波出力となる。この
FM検波出力は例えばPLL回路構成のサブキヤリ
ヤ信号発生器2に供給されている。
一方、パルス列信号が供給されているトランジ
スタQ1,Q4,Q5,Q7の各ベースには抵抗R1を介
してバイアス電圧E1も供給されている。トラン
ジスタQ1,Q4,Q5,Q7の各々はトランジスタ
Q2,Q3,Q6,Q8の各々と共に差動対3,4,
5,6の各々を形成している。トランジスタQ2
Q3,Q6,Q8の各ベースには抵抗R2を介してバイ
アス電圧E1が供給されている。トランジスタQ1
Q3,Q5の各コレクタは互いに接続されており、
これら各コレクタには抵抗R3を介して電源+Vcc
が供給されている。また、トランジスタQ2,Q4
Q7の各コレクタも互いに接続されており、これ
ら各コレクタには抵抗R4を介して電源+Vccが供
給されている。また、トランジスタQ6,Q8の各
コレクタには電源+Vccが直接供給されている。
差動対3におけるトランジスタQ1,Q2のエミツ
タ共通接続点にはトランジスタQ9のコレクタが
接続されている。トランジスタQ9のエミツタと
接地間には抵抗R3が接続されている。トランジ
スタQ9のベースには演算増幅器7の出力が供給
されている。演算増幅器7の逆相入力端子はトラ
ンジスタQ9のエミツタに接続されており、これ
ら演算増幅器7、トランジスタQ9及び抵抗R5
より電流制御回路8が形成されている。演算増幅
器7の正相入力端子にはFM検波出力に含まれる
19KHzのステレオパイロツト信号に同期した38K
Hzの正弦波サブキヤリヤ信号がサブキヤリヤ信号
発生器2より供給されている。
差動対4におけるトランジスタQ3,Q4のエミ
ツタ共通接続点と接地間には電流制御回路8と同
様に演算増幅器9、トランジスタQ10及び抵抗R6
からなる電流制御回路10が接続されている。こ
の電流制御回路10における演算増幅器9の正相
入力端子には正弦波サブキヤリヤ信号の逆相信号
が供給されている。差動対5を形成するトランジ
スタQ5,Q6のエミツタ共通接続点と接地間には
定電流源11が接続されている。また、差動対6
を形成するトランジスタQ7,Q8のエミツタ共通
接続点と接地間には定電流源12が接続されてい
る。
そして抵抗R3の両端間の電圧による信号が左
チヤンネル信号としてトランジスタQ1,Q3,Q5
のコレクタ共通接続ラインに導出され、抵抗R4
の両端間の電圧による信号が右チヤンネル信号と
してトランジスタQ2,Q4,Q7のコレクタ共通接
続ラインに導出される。
以上の構成において、正弦波サブキヤリヤ信号
として次式に示す如き信号v1(t)がサブキヤリ
ヤ信号発生器2より出力されることとする。
v1(t)=V0+VssinωSt ……(1) V0≧Vs>0 ……(2) ここに、ωSはサブキヤリヤ角周波数である。
そうすると、電流制御回路8において演算増幅器
7及びトランジスタQ9がボルテージフオロワと
して作用して抵抗R5に信号v1(t)が印加される
ので抵抗R5を流れる電流すなわち差動対3より
電流制御回路8に流入する電流i1(t)は次式の
如くなる。
i1(t)=V0/R5+Vs/R5sinωSt =I0+IssinωSt ……(2) この電流i1(t)の波形は、ステレオパイロツ
ト信号が第4図Aに示す如き波形を有するとき同
図Bに示す如くなる。
(2)式より電流制御回路8は、定電流源I0と正弦
波サブキヤリア信号に応じて変化する電流Is
sinωStを出力する電流源とが並列接続された回
路と等価になつていることが判る。
同様にして電流制御回路10は、定電流源I0
正弦波サブキヤリア信号の逆相信号に応じて変化
する電流−Issinωstを出力する電流源とが並列
接続された回路と等価となつて差動対4より電流
制御回路10に流入する電流i2(t)は次式の如
くなる。
i2(t)=I0−Issinωst ……(3) この電流i2(t)の波形は第4図Cに示す如く
なる。
ここで、定電流源11,12の各々の出力電流
i3(t)及びi4(t)の各々が次式の如くなるよう
にする。
i3(t)=i4(t)=IM ……(4) そうすると、これら電流i3(t)及びi4(t)の波
形は第4図Dに示す如くなる。
次に、パルスカウント検波器1より出力される
パルス列信号μ(t)は次式の如く表わすことが
できる。
u(t)=1/2+〔K〔l(t)+r(t) +{l(t)−r(t)}sinωst〕+f(t)〕12
……(5) ここに、Kは、FM検波効率によつて定まる定
数、l(t)は左チヤンネル信号、r(t)は右チ
ヤンネル信号、f(t)はFM検波出力のキヤリ
ア周波数近傍の成分及びそれ以上の周波数成分で
あり、パイロツト信号は簡略化のために簡略され
ている。このパルス列信号u(t)の波形は第4
図Eに示す如くなる。
このパルス列信号u(t)によつて差動対3,
4,5,6の各々における2つのトランジスタが
交互にオフ状態となつてトランジスタQ1乃至Q8
の各コレクタ電流i5(t)乃至i(t)はそれぞれ
次式に示す如くなる。
i5(t)=i1(t)×u(t) =Ip/2+IpK{l(t)+r(t)}/2 +IsK{l(t)−r(t)}/4 +Is(sinωst)/2 +IpK{l(t)−r(t)}(sinωst)/2 +IsK{l(t)+r(t)}(sinωst)/2 −IsK{l(t)−r(t)}(cos2ωst)/4 +Ipf(t)/2+Isf(t)(sinωst)/2
……(6) i6(t)=i1(t)×{1−u(t)} =Ip/2−IpK{l(t)−r(t)}/2 −IsK{l(t)−r(t)}/4 +Is(sinωst)/2 −IpK{l(t)−r(t)}(sinωst)/2 −IsK{l(t)+r(t)}(sinωst)/2 +IsK{l(t)−r(t)}(cos2ωst)/4 −Ipf(t)/2−Isf(t)(sinωst)/2
……(7) i7(t)=i1(t)×{1−u(t)} =Ip/2−IpK{l(t)+r(t)}/2 +IsK{l(t)−r(t)}/4 +Is(sinωst)/2 −IpK{l(t)−r(t)}(sinωst)/2 +IsK{l(t)+r(t)}(sinωst)/2 −IsK{l(t)−r(t)}(cos2ωst)/4 −Ipf(t)/2−Isf(t)(sinωst)/2
……(8) i8(t)=i2(t)×u(t) =Ip/2+IpK{l(t)+r(t)}/2 −IsK{l(t)−r(t)}/4+I s(sinωst)/2 −IpK{l(t)−r(t)}(sinωst)/2 −IsK{l(t)+r(t)}(sinωst)/2 +IsK{l(t)−r(t)}(cos2ωst)/4 +Ipf(t)/2+Isf(t)(sinωst)/2
……(9) i9(t)=i11(t)=IM×u(t) =IM/2+IMK{l(t)+r(t)}/2 +IMK{l(t)−r(t)}(sinωst)/2 +IMf(t)/2 ……(10) i10(t)=i12(t)=IM×{1−u(t)} =IM/2−IMK{l(t)+r(t)}/2 −IMK{l(t)−r(t)}(sinωst)/2 −IMf(t)/2 ……(11) これら電流i5(t)乃至i8(t)の各々の波形は
第4図F乃至同図Iの各々に示す如くなり、電流
i9(t)及びi11(t)の波形は同図Jに示す如くな
る。
抵抗R3に流れる電流iR3(t)は電流i5(t)、i7
(t)及びi9(t)の和であるからiR3(t)は次式
の如くなる。
iR3(t)=Ip+IM/2+IMK{l(t) +r(t)}/2 +IsK{l(t)+r(t)}/2 +IsK{l(t)+r(t)}sinωst +IMK{l(t)−r(t)}(sinωst)/2 −IsK{l(t)−r(t)}(cos2ωst)/2 +Isf(t)sinωst+IMf(t)/2 ……(12) 同様に抵抗R4に流れる電流iR4(t)は次式の如
くなる。
iR4(t)=Ip+IM/2+IMK{l(t) +r(t)}/2 −IsK{l(t)−r(t)}/2 −IsK{l(t)−r(t)}sinωst +IMK{l(t)+r(t)}(sinωst)/2 +IsK{l(t)−r(t)}(cos2ωst)/2 −Isf(t)sinωst+IMf(t)/2 ……(13) ここで、IM=Isとなるようにしかつ0〜15MHz
の帯域を考えると(12)式及び(13)式はそれぞ
れ次式の如く変形できる。
iR3(t)=Ip+Is/2+IsKl(t) ……(14) iR4(t)=Ip+Is/2+IsKr(t) ……(15) (14)、(15)式より抵抗R3の両端間の電圧に
よる信号が左チヤンネル信号となつてトランジス
タQ1,Q3,Q5のコレクタ共通接続ラインに導出
されかつ抵抗R4の両端間の電圧による信号が右
チヤンネル信号となつてトランジスタQ2,Q4
Q7のコレクタ共通接続ラインに導出されること
が判る。
第5図は本発明の地の実施例を示す回路ブロツ
ク図である。第5図において、パルスカウント検
波器1、サブキヤリア信号発生器2、差動対3,
4,5、電流制御回路8,10、定電流源11、
抵抗R1,R2,R3,R4、電圧源E1は第3図と同様
に接続されている。しかしながら、本例において
は差動対5におけるトランジスタQ5のコレクタ
は差動対3におけるトランジスタQ1のコレクタ
と接続されておらず、トランジスタQ5のコレク
タには抵抗R7を介して電源+Vccが供給されてい
る。また、トランジスタQ6のコレクタには抵抗
R8を介して電源+Vccが供給されている。トラン
ジスタQ5,Q6の各コレクタ出力はそれぞれ演算
増幅器13の逆相入力端子、正相入力端子の各々
に供給されている。演算増幅器13の逆相入力端
子と出力端子間には帰還抵抗R7が接続されてい
る。演算増幅器13の正相入力端子には抵抗R8
を介して電圧E2が印加されている。これら演算
増幅器13、抵抗R7,R8によつて差動増幅回路
14が形成されている。この差動増幅回路14の
出力すなわち演算増幅器13の出力が左右両チヤ
ンネル信号の和からなるメイン信号として図示せ
ぬマトリクス回路に供給されている。
一方、トランジスタQ1,Q3のコレクタ共通接
続点に導出された信号及びトランジスタQ2,Q4
のコレクタ共通接続点に導出された信号はそれぞ
れ演算増幅器15の逆相入力端子及び正相入力端
子の各々に供給されている。演算増幅器15は抵
抗R9,R10と共に差動増幅回路14と同様に構成
された差動増幅回路16を形成している。この差
動増幅回路16の出力すなわち演算増幅器15の
出力が左右両チヤンネル信号間の差からなるサブ
信号として前記図示せぬマトリクス回路に供給さ
れて左右両チヤンネル信号が得られる。
以上の構成において、抵抗R3に流れる電流
〔iR3(t)〕は次式の如くなる。
〔iR3(t)〕=i5(t)+i7(t) =Ip+IsK{l(t)−r(t)}/2 +IsK{l(t)+r(t)}sinωst −IsK{l(t)−r(t)}(cos2ωst)/2 +Isf(t)sinωst ……(16) また、抵抗R4に流れる電流〔iR4(t)〕は次式
の如くなる。
〔iR4(t)〕=i6(t)+i8(t) =Ip+IsK{l(t)−r(t)}/2 −IsK{l(t)+r(t)}sinωst +IsK{l(t)−r(t)}(cos2ωst)/2 −Isf(t)sinωst ……(17) ここで、差動増幅回路16の出力は電流〔iR3
(t)〕と〔iR4(t)〕間の差電流is1(t)に応じた
信号となるが、この差電流is1(t)は0〜15KHz
の帯域では(16)、(17)式より次式の如くなる。
is1(t)=IsK{l(t)−r(t)} ……(18) また、差動増幅回路14の出力は電流i10(t)
とi9(t)間の差電流is2(t)に応じた信号となる
が、この差電流is2(t)は0〜15KHzの帯域では
(10)、(11)式より次式の如くなる。
is2(t)=−IsK{l(t)+r(t)}……(19
) (18)、(19)式より差動増幅回路16,17の
各々よりサブ信号及びメイン信号が出力され図示
せぬマトリクス回路によつて左右両チヤンネル信
号が得られることが判る。
このように、本発明によれば不要な高調波成分
を含まない正弦波サブキヤリヤを乗算信号として
用いるために、乗算により復調される左右両チヤ
ンネル信号にビート妨害が存在せず、そのために
FM検波出力をLPFを通す必要がないので歪の発
生を防止することができることとなる。
【図面の簡単な説明】
第1図は、従来のステレオ復調回路のブロツク
図、第2図は、第1図の回路の特性を説明する
図、第3図は、本発明の一実施例を示す回路ブロ
ツク図、第4図は、第3図の回路の各部波形図、
第5図は、本発明の他の実施例を示す回路ブロツ
ク図である。 主要部分の符号の説明、1……パルスカウント
検波器、2……サブキヤリヤ信号発生器、3,
4,5,6……差動対、8,10……電流制御回
路、14,16……差動増幅回路。

Claims (1)

    【特許請求の範囲】
  1. 1 互いのエミツタが接続された第1及び第2ト
    ランジスタからなる第1差動対と、互いのエミツ
    タが接続された第3及び第4トランジスタからな
    る第2差動対と、互いのエミツタが接続された第
    5及び第6トランジスタからなる第3差動対と、
    FM検波して得たステレオコンポジツト信号中の
    ステレオパイロツト信号に同期した正弦波サブキ
    ヤリヤ信号の正相信号に応じた電流を前記第1差
    動対に供給する手段と、前記正弦波サブキヤリヤ
    信号の逆相信号に応じた電流を前記第2差動対に
    供給する手段とを含み、前記ステレオコンポジツ
    ト信号の周波数スペクトラム成分を有するパルス
    列信号を前記第1、第4及び第5トランジスタの
    ベースに供給し、前記第2、第3及び第6トラン
    ジスタのベースに前記パルス列信号の逆相信号を
    供給するか又は所定のバイアスを付与し、少なく
    とも前記第1乃至第5トランジスタの各コレクタ
    電流によつて左右チヤンネル信号を得るようにし
    たことを特徴とするFMステレオ復調回路。
JP57154223A 1982-09-04 1982-09-04 Fmステレオ復調回路 Granted JPS5943644A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP57154223A JPS5943644A (ja) 1982-09-04 1982-09-04 Fmステレオ復調回路
US06/529,773 US4539697A (en) 1982-09-04 1983-09-06 FM Stereo demodulating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57154223A JPS5943644A (ja) 1982-09-04 1982-09-04 Fmステレオ復調回路

Publications (2)

Publication Number Publication Date
JPS5943644A JPS5943644A (ja) 1984-03-10
JPH0412655B2 true JPH0412655B2 (ja) 1992-03-05

Family

ID=15579536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57154223A Granted JPS5943644A (ja) 1982-09-04 1982-09-04 Fmステレオ復調回路

Country Status (2)

Country Link
US (1) US4539697A (ja)
JP (1) JPS5943644A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4757538A (en) * 1986-07-07 1988-07-12 Tektronix, Inc. Separation of L+R from L-R in BTSC system
US4688253A (en) * 1986-07-28 1987-08-18 Tektronix, Inc. L+R separation system
US4864637A (en) * 1987-05-19 1989-09-05 Sanyo Electric Co, Ltd. FMX stereophonic broadcast receiver
JP2630787B2 (ja) * 1987-11-19 1997-07-16 三洋電機株式会社 ステレオ復調回路
JP2757377B2 (ja) * 1988-06-28 1998-05-25 ソニー株式会社 ステレオ復調回路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5418102B2 (ja) * 1972-01-17 1979-07-05
JPS5640340A (en) * 1979-09-10 1981-04-16 Pioneer Electronic Corp Fm receiver

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2004572A1 (de) * 1969-02-07 1971-03-04 Motorola Inc Multiplex Demodulatorschaltung fur einen Stereo Empfanger
US3721766A (en) * 1970-11-16 1973-03-20 Motorola Inc Frequency multiplying circuit utilizing time gates and switching signals of differing phases
GB1529080A (en) * 1975-10-09 1978-10-18 Sony Corp Mpx stereo signal demodulators
JPS5255301A (en) * 1975-10-30 1977-05-06 Sony Corp Stereo demodulation circuit
JPS5921233B2 (ja) * 1976-09-14 1984-05-18 ソニー株式会社 ステレオ復調回路
JPS5418102U (ja) * 1977-07-08 1979-02-06
JPS558113A (en) * 1978-06-30 1980-01-21 Pioneer Electronic Corp Stereo demodulation circuit
JPS5636246A (en) * 1979-08-31 1981-04-09 Nec Corp Stereo signal demodulating circuit
JPS5646346A (en) * 1979-09-21 1981-04-27 Hitachi Ltd Control system for fm stereo demodulation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5418102B2 (ja) * 1972-01-17 1979-07-05
JPS5640340A (en) * 1979-09-10 1981-04-16 Pioneer Electronic Corp Fm receiver

Also Published As

Publication number Publication date
US4539697A (en) 1985-09-03
JPS5943644A (ja) 1984-03-10

Similar Documents

Publication Publication Date Title
US3962551A (en) Methods and systems for providing stereo decoding signals
US3225143A (en) Multiplex stereophonic receiving system
JPH0412655B2 (ja)
US4164624A (en) Demodulation circuits of FM stereophonic receivers
JPS6342454B2 (ja)
JPS593905B2 (ja) Mpx フクチヨウキノ パイロツトシンゴウジヨキヨソウチ
US3985964A (en) 4-Channel stereophonic demodulating system
JPS5853805B2 (ja) パイロット信号の除去装置
US4489430A (en) FM Stereo demodulation circuit
JPH0313771B2 (ja)
US4497063A (en) FM stereo demodulator
JPS6342453B2 (ja)
JPS5944828B2 (ja) Fm受信機
JP2777717B2 (ja) Fm放送受信装置
US5091943A (en) Fm stereo receiving device
JPH0416516Y2 (ja)
JPH0332250B2 (ja)
JPS636179B2 (ja)
JPH037168B2 (ja)
JPS5944138A (ja) Fmステレオ復調器
JPH0424669Y2 (ja)
JPH0453135B2 (ja)
JP2572973B2 (ja) Fmステレオの雑音低減回路
SU1559416A1 (ru) Демодул тор частотно-модулированного стереосигнала в системе с пол рной модул цией
JPH033975B2 (ja)