JPH04118919A - 結晶表面処理方法 - Google Patents

結晶表面処理方法

Info

Publication number
JPH04118919A
JPH04118919A JP23712890A JP23712890A JPH04118919A JP H04118919 A JPH04118919 A JP H04118919A JP 23712890 A JP23712890 A JP 23712890A JP 23712890 A JP23712890 A JP 23712890A JP H04118919 A JPH04118919 A JP H04118919A
Authority
JP
Japan
Prior art keywords
crystal
substrate
etching operation
current
substrate crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23712890A
Other languages
English (en)
Inventor
Yoshikazu Honma
本間 芳和
Jiyosefu Makurerando Robaato
ロバート ジヨセフ マクレランド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP23712890A priority Critical patent/JPH04118919A/ja
Publication of JPH04118919A publication Critical patent/JPH04118919A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体や金属などの薄膜の結晶成長を行う技
術、およびこの薄膜を利用して集積回路などの微細素子
を形成する技術に関し、特に電気伝導性を有する基板結
晶表面、あるいはその上に成長した薄膜結晶表面の処理
方法に関するものである。
〔従来の技術〕
電子を数〜数十原子層の狭い領域に閉じ込めることによ
り量子効果を発生させ、電子の動きを高めて超高速の素
子を作製しようという試みがなされている。このために
は、幅数〜十数原子層の細い線状の領域(量子細線)や
、縦横に数〜十数原子層の大きさを持つ箱状の領域(量
子箱)を結晶材料の表面に形成する必要がある。これら
量子細線や量子箱を形成する技術としては、結晶の格子
面に対して結晶表面を数度程度傾けた基板(傾斜基板)
を利用する方法が検討されている。傾斜基板の表面では
、原子層の段差(ステップ)が規則的な間隔を持って現
れるので、表面の傾斜角を適当に選択することにより、
原子層ステップの間の平坦な領域(テラス)を所望の幅
にとることができる。このテラス上に選択的に結晶成長
を行うことにより、2種の結晶の周期的な列からなる細
線列を作ることができる(文献l「福井:”エピタキシ
ャル成長を利用した量子細線作製”応用物理5B (1
989) 1381. J )。また、この細線列の一
部を選択的にエツチングしたりイオン照射によって破壊
することにより、細線の長さ方向を制限し、量子箱を形
成することができる。
ところで、この従来技術では原子層ステ・7プの間隔は
結晶表面の傾斜角で決まっており、一つの結晶表面での
間隔は同一となる。また、原子層ステップの間隔を変え
るには、他の傾斜角の試料を用意する必要がある。従っ
て、一つの結晶の表面に異なる間隔の原子層ステップを
制御して形成することはできなかった。このため、形成
するデバイスの構造に応じて基板結晶を取り替えなけれ
ばならなかった。
一方、前記の量子細線や量子箱を用いた素子とは別に、
1次元的な量子効果を利用する量子井戸では、厚みが数
〜十数原子層の極薄膜を利用する。
この場合には薄膜の界面に大きな原子層ステップが存在
すると、表面散乱により電子の移動度が低下する。従っ
て、薄膜の界面は原子レベルで平坦であることが要求さ
れる。
このような極薄膜量子井戸を用いた素子は、上記の傾斜
基板上とは反対に、結晶表面が格子面と一致する基板上
に形成するのが望ましい。しかし、実際の基板表面と格
子面を0.l°以内の精度で一致させることは現状の切
断・研磨技術では極めて困難である。現在、市販品とし
て用いられている結晶基板の保証精度は0.2°が一般
的であり、それ以上の精度のものは極めて高価になる。
〔発明が解決しようとする課題〕
このように、従来の切断や研磨によって得られる結晶表
面のステップ構造には多様な素子構造の要求を満たすに
十分な制御性を有していなかった。
つい最近になって、Latyshevらは、シリコン表
面において、試料を直流の電流を用いて1000℃から
1300℃に加熱した場合、電流を流す方向によって原
子層ステップが均一に分布した表面と、数個から士数個
の原子層ステップが周期的に集合した表面(ステップパ
ンチング)とが可逆的に変化することを見い出した(文
献2 rA、V、 Latyshey、 A。
L、 Aseev、^、B、 Krasilnikov
 and S、1.5tenin:TRANSFORM
ATIONS ON CLEAN 5t(111) 5
TEPP!l!D 5IRFACE DURING  
SUBLIMATION”5urface 5cien
ce 213 (1989) 157. J ’) )
。この電流方向による原子層ステップ構造の変化を模式
的に第3図に示す。
第3図(alに示すように、シリコン結晶1の温度が1
050から1250℃では電流方向1を単原子層ステッ
プ2を昇る方向にとるとステップは均一に分布し、逆方
向、すなわちステップを下る方向にとると、第3図(′
b)に示すように単原子層ステップ2が密に集まったス
テップバンド3が生じるステップパンチングが起こる。
同図中符号4はテラスを表わす。そしてシリコン結晶1
の温度が1250から1350℃では、逆にステップを
下る方向でパンチングが起こる。パンチングが起こった
場合、ステップが密に集まったステップバンド3の間隔
は均一分布(第3図(a))の場合のステップ間隔より
はるかに広く、かつステップバンド3間の単原子層ステ
ップ2の間隔も均一分布(第3図(a))の場合より広
くなる。パンチングを利用するとステップ間隔をある程
度制御することができるものの、ステップのパンチング
がどの位置で起こるか、また、特定の位置でのステップ
間隔がどのようになるかは全(偶発的なものである。従
って、この現象を素子作製に利用できる範囲は限られた
ものにならざるを得ない。
本発明は以上の点に鑑み、従来の結晶表面処理方法にお
ける上記の欠点を解消するためになされたもので、その
目的は、基板結晶の表面あるいは基板上に成長された薄
膜結晶の表面の原子ステップ構造を任意に制御するため
の結晶表面処理方法を提供することにある。
〔課題を解決するための手段〕
上記の目的を達成するため、本発明の結晶表面処理方法
は、結晶表面に選択的に傾斜角度の異なる領域を形成す
るためのエツチング工程と、この結晶端に該結晶に方向
性を持った電流を流すための電極を設置する工程と、前
記電極に正負の極性と強度と制御した電流を流す工程を
有することを特徴とするものである。
〔作用〕
本発明においては、結晶表面の選択的なエツチングの傾
斜角度と通電加熱の電流方向、加熱温度および加熱時間
を制御することにより、所望のステップ間隔を所望の位
置に形成することができる。
〔実施例〕
以下、本発明を図面に示す実施例に基づいて詳細に説明
する。
第1図に、本発明の実施例における結晶表面処理方法の
工程図を示す。この実施例は、第1図に示すように、最
初に基板結晶を洗浄した後(工程11)、基板結晶の表
面の所望の位置に角度エツチングを施す(工程12)。
これには、集束イオンビームによるエツチングを行うか
、リングラフィでエツチング領域のみを露出させた後、
特定の結晶面を選択的にエツチングするエッチャントに
曝す等の方法を用いる。第2図に、集束イオンビームを
用いた本発明の一実施例におけるエツチング溝の形状を
示す。角度エツチングは集束イオンビームを走査しなが
ら、縦横の走査の振幅および走査速度、あるいは走査周
波数を別々に変化させることによって、任意の平面およ
び断面形状の溝やクレータを形成することができる。例
えば、断面形状としては直角三角形、二等辺三角形1台
形。
円弧、あるいはこれらの組合せ等、平面形状としては三
角形、矩形5菱形等の多角形状や5円形状槽円形状等を
用いる。また、結晶軸に対して多角形や楕円の方向を変
えることにより傾斜面の面方位を変えることができる。
溝やクレータの位置はイオンビームの偏向および結晶基
板の移動1回転により所望の位置に設定する。溝やクレ
ータの壁面の角度を任意に設定することにより、1つの
結晶基板に複数の傾斜角を持った表面を作ることができ
る。
次に、基板結晶に方向性を持った電流を流すための電極
端子を取り付ける(工程13)。なお、電極端子の設置
工程と角度エツチングの工程は、例えば、イオンビーム
エツチング装置の中で通電工程を実施する場合のように
、使用する装置によっては順序を逆にすることができる
。次に、基板結晶表面を高温にして、表面の酸化膜ある
いは汚染層を除去する(工程14)。これには、前記電
極を通じての通電加熱、あるいは外部ヒータによる加熱
によって行うことができる。次に、電極端子に所定の方
向に直流電流を流すことにより基板結晶表面のステップ
構造を変化させる(工程15)このとき、基板結晶の温
度に応じて、ステップパンチング、あるいはステップ間
隔の均一化が生しる。どちらの方向に電流を流すかは結
晶の種類。
加熱温度に依存するので、予め所望の条件でのステップ
構造を調べて決定する。結晶基板の温度は、通電する電
流量によって制御する。ステップパンチングが生じる方
向では、ステップ間隔あるいはステップバンドの間隔は
通電加熱時間によって変化させることができる。いずれ
の電流方向においても、角度エツチングを施した面では
エツチング面の傾斜角度に応じて、ステップ間隔あるい
はステップバンドの間隔は基板面とは異なったものにな
る。
このように、基板結晶表面の選択的な角度エツチングの
角度と通電加熱の電流方向、加熱温度および加熱時間を
制御することにより、所望のステップ間隔を所望の位置
に形成することができる。
なお、基板結晶の温度は電流の強度だけではな(、この
通電加熱と同時に、傍熱型ヒータ、赤外光、レーザ光、
電子ビーム等の結晶基板の外に設けられた補助加熱手段
によって制御することもできる。これにより、電流強度
で決まる温度以上の温度に基板結晶温度を設定すること
ができ、ステップの移動度を高めて、ステップバンド間
隔を広くすることができる。
以上の工程により基板結晶表面のステップ構造を所望の
ものに変化させた後、基板結晶表面に基板と同種あるい
は異種の薄膜結晶をエピタキシャル成長させる(工程1
6)。角度エツチングの方法として、前記の集束イオン
ビームを使用する場合には、薄膜成長装置の中で成長し
た薄膜結晶の表面にさらに角度エツチング工程12aを
行うことができる。
第2図に、シリコン結晶の場合について、表面を<11
2>方向に(111)面から傾斜させたときのテラス幅
の傾斜角度依存性を示す。この場合には、電流によるハ
ンチングを生じない方向であるステップを遡る方向に電
流を流して、1250℃に20秒間保持したのち、直ち
に850℃まで温度を下げ、850℃から750℃の間
を毎秒1℃の速度で降温し、その後、加熱を停止した。
傾斜角度に応じて、30nmから70nsの間隔のテラ
スを形成することができる。
〔発明の効果〕
以上説明したように本発明は、結晶表面の処理方法にお
いて、その結晶表面に選択的に傾斜角度の異なる領域を
エツチングにより形成して、この、結晶端に方向性を持
った電流を流すための電極を設置したのち、この電極に
正負の極性と強度を制御した電流を流すことにより、従
来は困難であった基板結晶の表面あるいは基板上に成長
された薄膜結晶の表面の原子ステップ構造を任意に制御
することが可能になり、量子効果素子や光素子の開発に
多大な効果をもたらす利点を奏する。
【図面の簡単な説明】
第1図は本発明の一実施例における結晶表面処理方法を
説明する工程図、第2図は本発明の実施例によってシリ
コン結晶表面に形成されたテラス間隔の傾斜角度依存性
を示す図、第3図は通電加熱によって生じるステップパ
ンチングの説明図である。 11・・・基板洗浄工程、12・・・角度エツチング工
程、13・・・電極端子設置工程、14・・・表面清浄
化工程、15・・・通電加熱工程16・・・結晶成長工
程。 特許出願人  日本電信電話株式会社

Claims (2)

    【特許請求の範囲】
  1. (1)電気伝導性を有する基板結晶表面上に選択的に傾
    斜角度の異なる領域を形成するためのエッチング工程と
    、この結晶端に該結晶に方向性を持った電流を流すため
    の電極を設置する工程と、前記電極に正負の極性と強度
    を制御した電流を流す工程を有することを特徴とする結
    晶表面処理方法。
  2. (2)請求項1に記載の結晶表面処理方法において、前
    記電極に正負の極性と強度を制御した電流を流す工程に
    おいて、同時に結晶表面を補助加熱手段により加熱する
    工程を含むことを特徴とする結晶表面処理方法。
JP23712890A 1990-09-10 1990-09-10 結晶表面処理方法 Pending JPH04118919A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23712890A JPH04118919A (ja) 1990-09-10 1990-09-10 結晶表面処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23712890A JPH04118919A (ja) 1990-09-10 1990-09-10 結晶表面処理方法

Publications (1)

Publication Number Publication Date
JPH04118919A true JPH04118919A (ja) 1992-04-20

Family

ID=17010824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23712890A Pending JPH04118919A (ja) 1990-09-10 1990-09-10 結晶表面処理方法

Country Status (1)

Country Link
JP (1) JPH04118919A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009091235A (ja) * 2001-06-08 2009-04-30 Cree Inc 高表面品質GaNウェーハおよびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009091235A (ja) * 2001-06-08 2009-04-30 Cree Inc 高表面品質GaNウェーハおよびその製造方法

Similar Documents

Publication Publication Date Title
KR100379361B1 (ko) 실리콘막의 결정화 방법
US6235614B1 (en) Methods of crystallizing amorphous silicon layer and fabricating thin film transistor using the same
CA2385119C (en) Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidification
KR20110084178A (ko) 측면 성장 반도체 나노와이어 제조 방법 및 상기 방법에 의해 얻어진 트랜지스터
US5202605A (en) Mim cold-cathode electron emission elements
JP2810435B2 (ja) レーザ加工方法
EP0535633B1 (en) Method of fabricating nano-size thin wires and devices made of such thin wires
JPH04243124A (ja) 原位置におけるエピタキシャル成長中の光誘導蒸発増進による量子細線の製造方法
JPH04118919A (ja) 結晶表面処理方法
JPH10289876A (ja) レーザ結晶化方法及びそれを用いた半導体装置並びに応用機器
US4141757A (en) Uniform thermomigration utilizing sample movement
US3575733A (en) Electron beam techniques in integrated circuits
US10607847B1 (en) Gate all around device and method of formation using angled ions
JPH08213629A (ja) 薄膜半導体装置の製造方法
JPH04118918A (ja) 結晶表面処理方法
KR19990066077A (ko) 액정 표시 장치용 박막 트랜지스터 및 레이저 빔을 이용한 제조방법
US10978461B2 (en) Antifuse array and method of forming antifuse using anodic oxidation
US4585512A (en) Method for making seed crystals for single-crystal semiconductor devices
KR100761346B1 (ko) 결정질 실리콘의 제조방법
JP2775457B2 (ja) 薄膜トランジスタの作製方法
JP2847376B2 (ja) 薄膜トランジスタ
JPH0483331A (ja) シリコン結晶表面処理方法
KR20010054538A (ko) 자발형성 양자점과 전류차단층의 자기정렬 성장을 위한반도체 소자 제조방법
JPH0987100A (ja) 結晶基板の表面平坦化方法
JPS62206815A (ja) 半導体ウエハ