JPH0411762A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH0411762A
JPH0411762A JP2114411A JP11441190A JPH0411762A JP H0411762 A JPH0411762 A JP H0411762A JP 2114411 A JP2114411 A JP 2114411A JP 11441190 A JP11441190 A JP 11441190A JP H0411762 A JPH0411762 A JP H0411762A
Authority
JP
Japan
Prior art keywords
layer
chip
metallized
layers
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2114411A
Other languages
English (en)
Other versions
JP2900512B2 (ja
Inventor
Hideo Kamahori
釜掘　英生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2114411A priority Critical patent/JP2900512B2/ja
Publication of JPH0411762A publication Critical patent/JPH0411762A/ja
Application granted granted Critical
Publication of JP2900512B2 publication Critical patent/JP2900512B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ：産業上の利用分野］ 本発明は半導体装置に関し、特に高周波高出力トランジ
スタを実装するハイプリント構成の半導体装置に関する
。
５従来の技術〕 従来、高周波高出力トランジスタを実装するハイブリ、
・ト構成の半導体装置では、インピーダンス整合回路を
含ませることが多い。例えは、へ−ス接地トランジスタ
を実装する場合には、トランジスタの出力側のコレクタ
・ベース間に直列のＬＣ回路を挿入してインピーダンス
を変換している。
通常、Ｌ（インダクタンス）はボンディングワイヤによ
り構成し、Ｃ（キャパシタンス）はコンデンサチップに
よって構成している。
第３図はこの種の半導体装置の一例を示しており、へり
リア基板３１上にモリブデン層３２を形成し、この上に
二ンケルおよび金の２層構造のメタライズ層３３．３４
を形成する。また、へりリア基板３１の他の領域には絶
縁層３５を形成し、その上にメタライズ層３６を形成す
る。
そして、前記メタライズ層３３に０．５〜２ＩＩＩＩ１
１角程度のトランジスタチップＴＲと０．５〜２ｍ角程
度のコンデンサチップＣを搭載し、メタライズ層３４に
コンデンサチップＣを搭載し、メタライズ層３６に入力
端子３７．出力端子３８をそれぞれ接続する。しかる上
で、トランジスタチップＴＲおよびコンデンサチップＣ
をそれぞれ前記メタライズ層３３，３４．３６にボンデ
ィングワイヤ３９で接続している。
この構成により、コンデンサチップＣでキャパシタンス
を構成し、ボンディングワイヤ３９でインダクタンスを
構成し、所要のＬＣインピーダンス回路を構成している
。
なお、トランジスタチップＴＲとコンデンサチップＣを
交互に搭載しているが、これは第１に熱の発生源となる
トランジスタチップを分散させることにより熱抵抗を低
くおさえるためであり、第２にインピーダンス整合回路
素子をトランジスタチップ間に入れてやることにより寄
生容量、抵抗が生じることなく各トランジスタに均一に
働かせるためである。この構成により、各トランジスタ
の高周波動作は均一になり高い出力電力が得られ勺。
また、コンデンサチップＣにセラミックコンデンサを用
いているが、これはＭＩＳ構造を用いたコンデンサにく
らべ、セラミックコンデンサの方が高周波での損失が少
ないからである。
なお、この種の一例として、特開昭５３−１２２７１号
に開示されたものがある。
丁発明が解決しようとする課題〕 ところで、前記したトランジスタチップＴＲをメタライ
ズ層３３に搭載するためには、コレクタとして構成され
ているトランジスタチップＴＲの裏面とメタライズ層と
のコンタクトのオーミック特性を得るために、そのロー
材にはＡｕＳｂを用いている。一方、セラミンクで構成
されるコンデンサチップＣをメタライズ層３３．３４に
搭載するためには、熱的疲労による熱抵抗の損失を低減
するためにＡｕＳｉを用いている。
したがって、同一のメタライズ層上でＡｕＳｂとＡｕＳ
ｉの異なるロー材が使用されることになり、これらのロ
ー材が溶融時にメタライズ層上で混合されてしまう。こ
のため、混合されたロー材がトランジスタチップＴＲの
裏面に侵入されたときには、トランジスタにおけるコレ
クタのオーミック特性がばらつき、半導体装置の特性が
劣化されるという問題がある。
本発明の目的は異なるロー材の混合を防止した半導体装
置を提供することにある。
［課題を解決するための手段〕 本発明の半導体装置は、トランジスタチップとコンデン
サチップを並んで搭載するメタライズ層の、トランジス
タチ・ンブとコンデンサ千ンブの間に、ロー材をはじく
領域を設けている。
例えば、ロー材をはじく領域は、メタライズ層の下側に
ロー材をはじく材料層を形成するとともに、メタライズ
層の表面に溝を形成して該ロー材をはじく材料層を露出
させた構成とする。
また、ロー材をはじく領域は、メタライズ層に溝を形成
し、この溝内にロー材をはじく材料を充填巳、かつこの
材料をメタライズ層の表面上に突出させた構成とする。
１作用］ 本発明によれば、異なるロー材はメタライズ層に設けた
ロー材をはじく領域によって相互の混合か防止され、特
に混合されたロー材がトランジスタチップの搭載面に影
響することが防止される。
：実施例〕 次に、本発明を図面を参照して説明する。
第１図は本発明の第１実施例の斜視図である。
厚さ１ｍｍ程度、大きさか５〜１０ｏｕｎ角程度のへり
リア基板１上の両端部を除く領域にモリブテン、マンカ
ン等のロー材をはじく金属層２を２０μｍ程度の厚さに
形成する。さらに、この金属層２の上に素子搭載用メタ
ライズ層３および４をメンキ法によりそれぞれ所要領域
に形成する。このメツキ法によるメタライズ層３．４の
形成に際しては、ニッケルを２μｍ程度被着し、その上
に金を２μｍ程度被着することにより形成される。また
、前記へりリア基板ｌの両端部には絶縁層５を形成し、
この絶縁層５には同様にして端子用メタライズ層６を形
成する。
前記素子搭載用メタライズ層３上には、トランジスタチ
ップＴＲとコンデンサチップＣを交互位置に搭載する。
また、メタライズ層４上にはコンデンサチップＣを搭載
する。さらに、端子用メタライズ層６には入力端子７と
出力端子８をそれぞれ接続している。そして、前記トラ
ンジスタ千ンプＴＲ，コンデンサチップＣと、前記各メ
タライズ層３，４．６との間をボンディングワイヤ９で
相互に接続している。
ここで、前記トランジスタチップＴＲとコンデンサチッ
プＣを搭載するメタライズ層３では、各チップの搭載領
域の境界線に沿った部分には、前記した素子搭載用のメ
ツキを施さず、前記金属層２を露出させた溝領域１０を
形成する。この溝領域１０は、例えばメタライズ層３の
全幅にわたって１００μｍ程度の幅で形成する。そして
、この溝領域ｌＯで分離されるメタライズ層３ａ〜３ｄ
上に、トランジスタチップＴＲとコンデンサチップＣを
それぞれ搭載しているが、トランジスタチップＴＲの搭
載にはコンタクトのオーミック特性を良くするためにロ
ー材としてＡｕＳｂを用いており、コンデンサチップＣ
の搭載にはロー材としてＡｕＳｉを用いている。
この構成ムこよれば、トランジスタチップＴＲとコンデ
ンサチップＣの搭載時に、それぞれのロー材かメタライ
ズ層３ａ〜３ｄ上で流動されても、各ロー材は溝領域１
０において金属層２によってはしかれるため、各ロー材
が溝領域ＩＯを越えて隣接するメタライズ層３ａ〜３ｄ
に進入し、相互に混合されることはない。これにより、
異なるロー材が混合されることが原因とされるトランジ
スタチップＴＲにおけるコンタクトのオーミック特性が
損なわれることが防止される。
第２図は本発明の第２実施例の断面図である。
同図に示すように、へりリア基板２１上にモリブテン層
２２を１０μｍメタライズし、その上にニッケル層２３
を１μｍメタライズし、さらにその上に金層２４を２μ
ｍメタライズしてメタライズ層を形成する。そして、金
層２４およびニッケル層２３には、メタライズ層を分離
させる幅０．１（財）の溝２５を形成し、この溝２５内
にアルミナ膜２Ｇをコーティングし、溝２５内に充填す
るとともにその上端をメタライズ層の表面上に突出させ
ている。そして、このアルミナ膜２６によってそれぞれ
分離された金２４上に、０．７ｍ＋ｎ角トランジスタチ
ップＴＲと０．５１１１１１角コンデンサチンプＣをそ
れぞれ個別のロー材で搭載している。
この実施例においても、トランジスタチップＴＲとコン
デンサチップＣを搭載するための各ロー材がアルミナ２
６によってはじかれるため、相互に混合されることはな
く、トランジスタチップＴＲにおけるコンタクトのオー
ミック特性の劣化が防止される。
〔発明の効果〕
以上説明したように本発明は、トランジスタチップとコ
ンデンサチップを搭載するメタライズ層にロー材をはじ
く領域を設けているので、異なるロー材が相互に混合さ
れることが防止され、特に混合されたロー材がトランジ
スタチップの搭載面に影ｇしてそのオーミック特性がば
らつき、半導体装置の特性劣化が住しることを防止する
効果がある。
【図面の簡単な説明】
第１図は本発明の第１実施例の斜視図、第２図は本発明
の第２実施例の断面図、第３図は従来の半導体装置の斜
視図である。 １・・・へりリア基板、２・・・金属層、３，４・・・
メクライス層、５・・・絶縁層、６・・・メタライズ層
、７・・・入力端子、８・・・出力端子、９・・・十ン
ディングヮイヤ１０・・・溝領域、２Ｉ・・・へりリア
基手反、２２・・・モリブテン層、２３・・・ニッケル
層、２４・・・金層、２５・・・溝、２６・・・アルミ
ナ膜、３１・・・へりリア基板、３２・・・モリブデン
層、３３．３４・・・メタライス層、３５・・・絶縁層
、３６・・・メタライズ層、３７・・・入力端子、３８
・・・出力端子、３９・・・ボンディングワイヤ、ＴＲ
・・・トランジスタチップ、Ｃ・−・第２ 図 第３ 図

Claims (1)

  1. 【特許請求の範囲】 １、トランジスタチップとコンデンサチップをそれぞれ
    異なるロー材を用いて同一のメタライズ層上に並んで搭
    載してなる半導体装置において、前記トランジスタチッ
    プとコンデンサチップの間のメタライズ層にロー材をは
    じく領域を設けたことを特徴とする半導体装置。 ２、ロー材をはじく領域は、メタライズ層の下側にロー
    材をはじく材料層を形成するとともに、メタライズ層の
    表面に溝を形成して該ロー材をはじく材料層を露出させ
    てなる特許請求の範囲第１項記載の半導体装置。 ３、ロー材をはじく領域は、メタライズ層に溝を形成し
    、この溝内にロー材をはじく材料を充填し、かつこの材
    料をメタライズ層の表面上に突出させてなる特許請求の
    範囲第２項記載の半導体装置。
JP2114411A 1990-04-28 1990-04-28 半導体装置及びその製造方法 Expired - Lifetime JP2900512B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2114411A JP2900512B2 (ja) 1990-04-28 1990-04-28 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2114411A JP2900512B2 (ja) 1990-04-28 1990-04-28 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0411762A true JPH0411762A (ja) 1992-01-16
JP2900512B2 JP2900512B2 (ja) 1999-06-02

Family

ID=14637019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2114411A Expired - Lifetime JP2900512B2 (ja) 1990-04-28 1990-04-28 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2900512B2 (ja)

Also Published As

Publication number Publication date
JP2900512B2 (ja) 1999-06-02

Similar Documents

Publication Publication Date Title
US5796165A (en) High-frequency integrated circuit device having a multilayer structure
US5757074A (en) Microwave/millimeter wave circuit structure with discrete flip-chip mounted elements
CA2001982C (en) Ceramic substrate with metal filled via holes for hybrid microcircuits and method of making the same
US6759599B2 (en) Circuit board, method for manufacturing same, and high-output module
US3996603A (en) RF power semiconductor package and method of manufacture
US4246697A (en) Method of manufacturing RF power semiconductor package
US3753056A (en) Microwave semiconductor device
EP1304740A2 (en) Circuit board, method for manufacturing same, and high-output module
JPH0810739B2 (ja) ハイブリッドｉｃ
KR19990072029A (ko) 마이크로웨이브 하이브리드 집적회로
US20030006500A1 (en) Circuit board, method for manufacturing same, and high-output module
JP2728322B2 (ja) 半導体装置
JP2004022667A (ja) 半導体モジュール構造
JPS5821847A (ja) 電子部品取付用構成体の製造方法
JPH0411762A (ja) 半導体装置及びその製造方法
JP3387221B2 (ja) 半導体用高熱伝導性セラミックスパッケージ
JPH09213730A (ja) 高周波用モジュール基板およびそれを用いた高周波電力増幅モジュール
JP2526515B2 (ja) 半導体装置
JPH10270613A (ja) 傾斜機能材料を用いた半導体回路基板
JPH03195083A (ja) 混成集積回路およびその製造方法
JP2000165003A (ja) 多数個取り配線基板
JPH0746007A (ja) 電力用基板および高周波用電力増幅器
DE19641875A1 (de) Hochfrequenzschaltungsbauelement
JPS6215850A (ja) マルチチツプパツケ−ジ基板
JPH0459779B2 (ja)