JPH04117132A - ラッシュカレント防止装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術（第５図、第６図） 発明が解決しようとする課題 課題を解決するための手段（第１図） 作用 実施例（第２図、第３図、第４図） 発明の効果 〔概要〕 本発明はラッシュカレント防止装置に関し。

直列接続抵抗を使用することなくラッシュカレントを防
止することを目的とし。

活性保守時のラッシュカレント防止装置において、入力
側に抵抗と、該抵抗と直列に設けたコンデンサと、一つ
のゲートが受光機能を有するデュアルゲートＭＯ８ＦＥ
Ｔと２発光ダイオードと、該発光ダイオードと直列（＝
設けた抵抗を具備し、直流電源の入力側にＭＯＳＦＥＴ
のドレインを、出力側にソースを接続し、第１のゲート
と抵抗を接続し、第２のゲートを発光ダイオードの光が
入射するよう構成する。

〔産業上の利用分野〕

本発明はラッシュカレント防止装置（＝係り、特に装置
の電源をオノの状態で回路板等の負荷の着脱を行う活性
保守時に流れる過大電流（ラッシュカレント）を防止す
る装置に関する。

〔従来の技術〕

従来、コンピュータの如き電気回路装置の活性保守の際
のラッシュカレントの防止には、シリーズ抵抗を挿入す
る方法を用いていた。第５図、第６図にその一例を示す
。

第５図は従来の活性保守時のラッシュカレント防止手段
の一例を示し、第５図（ａ）は回路説明図。

第５図（ｂ）は主装置とラッシュカレント防止手段の接
続部の斜視図である。第６図は従来のラッシュカレント
防止手段の出力側電流を示す図である。

第５図において、２１は電源供給側の主装置。

２２は従来のラッシュカレント防止手段、２３は負荷側
の例えばプリント回路板の如き装置を示し。

２４〜２６は主装置の接続端子、２７〜３１はラッシュ
カレント防止手段の接続端子、３２はシリーズ抵抗、３
３．３４は負荷側の接続端子を示す。

電源オン状態の主装置２１と負荷２３を直接接続すると
、接続時ζ二過大のラッシュカレントが流れて、装置を
破壊する怖れがある（第３図曲線Ｂ参照）。

そこで従来、このような過大電流を防止するため、ラッ
シュカレント防止手段２２を主装置２１と負荷２３の間
に挿入していた。従来のラッシュカレント防止手段２２
としては主装置側の接続端子２７にシリーズ抵抗３２を
設（ｊるとともに、ビンの長さが他よりも短かい接続端
子２８を第５図の如く設けたものがある。

このラッシュカレント防止手段２２を主装置２１に挿入
すると、ます接続端子２４．２７．２６゜２９が接続さ
れるが、シリーズ抵抗３２の存在により流れる電流量は
制限され、さらに接続端子２７．２８．２９を挿入する
と、接続端子２８が。

主装置の対応する接続端子２５と接続することになる。

この結果、抵抗３２が短絡した後定常状態となる（第３
図曲線Ａ参照）。

これにより、抵抗３２がない場合の活性保守（第３図の
曲′ａＢ参照）に比較して、ラッシュカレントが低下し
ていることは明らかである。

〔発明が解決しようとする課題〕

ところで、前記従来例におけるシリーズ抵抗３２の抵抗
値は２回路板等の負荷側の抵抗成分と容量成分の大きさ
により適切な値を選ぶ必要がある。特にラッシュカレン
ト防止用の抵抗を大きくすると接続端子２４，２６，２
７，２９の接続時の電源電圧が低くなりすぎ、又接続端
子２５と２８の接続時のラッシュカレントが大きくなる
問題が出る。それらのことから、負荷側の回路構成によ
りバラバラの値をとることになり設計が大変むづかしい
。

従って本発明の目的は、負荷側の条件に関係なく、活性
保守時のラッシュカレントを防止するだめの装置を提供
するものである。

〔課題を解決するための手段〕

本発明は前記目的を達成するため第１図（＝その回路構
成を示す如き４端子を有するラッシュカレント防止装置
を、電源供給側の主装置と、プリント回路板の如き挿入
接続する負荷側の間に挿入することによりラッシュカレ
ントを防止するものである。

第１図は本発明のラッシュカレント防止装置の構成説明
図である。

第１図において、１は主装置側への接続端子。

２は主装置側への接地用接続端子、３は負荷側への接続
端子、４は負荷側への接地用接続端子、５は抵抗（Ｒ１
）、　　６はコンデンサ（Ｃ）、７はＭＯＳ・ＦＥＴ　
であって、このＭＯＳＦＥＴ７はデュアルゲートで、ド
レイン７−１．ソース７−２．第１のゲート７−３．第
２のゲート７−４を具備し、この第２のゲート７−４に
は受光素子が接続されている。８は発光ダイオード、９
は抵抗（Ｒ２）を示す。

本発明ではこれらの各素子を第１図の如く接続する。

〔作用〕

電源がオン状態の主装置（図示省略）にこのラッシュカ
レント防止装置を接続すると、接続端子１にはステップ
状の電流が流れるが、抵抗５とコンデンサ６の閉回路；
二重流が流れ、そのためＭＯ８・ＦＥＴ　７の第１のゲ
ート７−３のゲート電圧■Ｇｌは抵抗やコンデンサの時
定数で指数関数的（二増加する。同時に負荷側の接続端
子３側の電圧も指数関数的に増加するが、接続端子３の
出力電圧Ｖｃｃｏｕｔの増加に伴ない２発光ダイオード
（ＬＥＤ）８と抵抗（Ｒ２）９の閉回路にも電流が流れ
る。これ（二よりＭＯ８−ＦＥＴ　７の第２ゲート７−
４に接続した受光素子が発光ダイオード８の光を受光し
、バイアス電圧ＶＧ２が上昇し、第１のゲートの・くイ
アスミ王■Ｇｌより高い電位となり、ＭＯ８−ＦＥＴの
オン抵抗はさらに小さくなりラフシュカレントは流れな
くなる。

〔実施例〕

本発明の一実施例を第２図〜第４図によって詳細に説明
する。

第２図は本発明の一実施例のラッシュカレント防止装置
の等価回路構成図、第３図は活性保守時の各部位の動作
説明図、第４図は本発明の一実施例のラッシュカレント
防止装置の構成説明図であるＯ 第２図〜第４図において、第１図と同一符号は同一部分
を示す。

第２図〜第４図において、１は主装置側への接続端子、
２は主装置側への接地用の接続端子、３は負荷側への接
続端子、４は負荷側への接地用の接続端子、５は抵抗Ｒ
１，６はコンデンサＣ，７はＭＯ８−ＦＥＴであり、こ
のＭＯＳ−Ｆ　Ｅ　Ｔはデュアルゲートでドレイン７−
１．ソース７−２．第１のゲー）　７−３．第２のゲー
トを具備し、この第２のゲー）７−４ｉ二は受光素子が
接続されている０８は発光ダイオードＬＥＤ、９は抵抗
Ｒ２を示す。

１０は本発明のラッシュカレント防止装置、１１は電源
供給側の主装置であって、接続端子１１−１゜１１−２
を具備する。１２は負荷側の例えば調理回路を具備する
回路板であって、接続端子１２−１゜１２−２を具備す
る。

本発明では、第２図の如く、ラッシュカレント防止装置
１０の接続端ｌと２の間に抵抗（Ｒ１）５とコンデンサ
（Ｃ）６を直列に接続するとともに。

接続端子１はまたＭＯ８・ＦＥＴ７のドレイン７−１と
接続する。ＭＯ８，ＦＥＴ７のソース７−２は負荷側へ
の接続端子３に接続する。

一方、第１のゲート７−３を抵抗５とコンデンサ６の中
間点に接続する。接続端子３と接地用の接続端子４との
間に発光ダイオード８と抵抗（Ｒ２）９を直列に接続す
る。発光ダイオード８は接続端子３側をアノードとし、
このダイオード８の光がＭＯ８−ＦＥＴ７の第２のゲー
ト７−４（二人射するように配置する。

なお、ＭＯ８−ＦＥＴ７はエンノ１ンスメント型とする
。

このような回路図で示されるラッシュカレント防止素子
１０を電源がオン状態の主装置１１に挿入・接続した場
合の各部位の動作を第３図を参照しつつ説明する。

接続端子１と主装置の接続端子１１−１．接続端子２と
１１−２が接続すると、接続端子１の電位Ｖｃｃ　ｉｎ
　　はステップ状に印加され（第３図（ａ）参照）。

抵抗（Ｒ１）５とコンデンサ（Ｃ）６の閉回路に電流が
流れるため、ＭＯ８−ＦＥＴ７の第１のゲート電圧ｖＧ
１がＣとＲｔの時定数で上昇してゆく（第３図（ｂ）参
照）。

またドレイン電流もＣ，Ｒ１の時定数で増加するととも
ζ二、接続端子３の出力電圧Ｖｃｃ　ｏｕｔも第１のゲ
ート電圧の増加に伴ないＣ，Ｒｔの時定数で増加する（
第３図（Ｃ）参照）０ 接続端子３の出力電圧ＶＣＣＯｕｔが増加すると。

発光ダイオード８と抵抗（Ｒ２）９の閉回路Ｃ二も電流
が流れ２発光ダイオード８の電流量ＩＬＥＤの増加に伴
ない発光ダイオード８の発光量も増加する（第３図（ｄ
）参照）。

すると、ＭＯＳ−ＦＥＴの第２のゲート電極に接続され
た受光素子は２発光ダイオード８の光を受光し、チャー
ジを蓄積されてバイアス電圧が上昇し。

このゲート電圧ＶＧ２は第１のゲートのゲート電圧ＶＧ
Ｉより高い電位になる（第３図（ｅ）参照）０するとＭ
ＯＳ−ＦＥＴ７のオン抵抗は第２のゲートが無い場合よ
りさらに小さい値となる。

このように接続端子１にステップ状の電圧Ｖｃｃｉｎ　
　が入力されても、出力側は、Ｃ，Ｒｔの時定数で立上
るため、ラッシュカレントを効果的に抑制することがで
きる。

第４図によってこの実施例の具体的構成を説明する。第
４図（ａ）は本発明のラッシュカレント防止装置の平面
図、第４図（ｂ）はＡ−Ａ′線に沿った断面図、第４図
（Ｃ）はＢ　−Ｂ’線に沿った断面図である。

第４図によれば本発明の一実施例のラッシュカレント防
止装置１０は４端子のデュアルインパッケージ１４に封
止することができる。各接続端子１．２，３．４に続く
リード１’、　　２’、　　３’、　　４’上にＭＯＳ
−ＦＥＴ７．発光ダイオード８．抵抗（Ｒｔ）。

（Ｒ１）５，９．コンデンサ６等を配置し、ワイヤポン
ドで接続後、シリコン樹脂等の樹脂１３で封止すること
ができる。

ここで、第４図ｆｃ）からも明らかな如く１発光ダイオ
ード８から発光した光は、樹脂１３の壁面（二反射して
、ＭＯＳ−ＦＥＴ７の第２のゲート７−４に入射するよ
う設計されている。

なお前記実施別において本発明のＭＯＳ−ＦＥＴとして
、第２のゲートに受光素子を接続する例を述べたが、第
２のゲートそのものを受光素子で構成し光を受光した時
、チャージを発生・蓄積して電圧を発生するフォト・Ｍ
ＯＳ−ＦＥＴを用いてもよい。

〔発明の効果〕

プリント回路板の如き回路板の活性保守において２本発
明のラッシュカレント防止素子を、を源供給側の主装置
と２回路板等負荷側の間に挿入することにより、ラッシ
ュカレントを無くすことができる。

その結果、ラッシュ電流に耐える電源ユニットや電源供
給ラインの必要がなくなる。さらにラッシュカレント対
策に付加しているパスコンも必要なくなる。

さらに回路板の抜き差しによる過渡時の電圧変動が無く
なるので、他の回路板の動作（＝悪影響を与えない。

１．３・・・接続端子。

２．４・・・接地用の接続端子。

５・・・抵抗。

６・・・コンデンサ。

７・・・ＭＯＳ・ＦＥＴ。

８・・・発光ダイオード。

９・・・抵抗。

Claims (1)

1. 【特許請求の範囲】 活性保守時のラッシュカレント防止装置において、 入力側に抵抗（５）と、 該抵抗（５）と直列に設けたコンデンサ（６）と、一つ
   のゲートが受光機能を有するデュアルゲートＭＯＳＦＥ
   Ｔ（７）と、 発光ダイオード（８）と、 該発光ダイオード（８）と直列に設けた抵抗（９）を具
   備し、 直流電源の入力側にＭＯＳＦＥＴ（７）のドレインを、
   出力側にソースを接続し、第１のゲートと抵抗（５）を
   接続し、第２のゲートを発光ダイオード（８）の光が入
   射するよう構成したことを特徴とするラッシュカレント
   防止装置。