JPH04116945A - 半導体素子の実装方法 - Google Patents
半導体素子の実装方法Info
- Publication number
- JPH04116945A JPH04116945A JP23585890A JP23585890A JPH04116945A JP H04116945 A JPH04116945 A JP H04116945A JP 23585890 A JP23585890 A JP 23585890A JP 23585890 A JP23585890 A JP 23585890A JP H04116945 A JPH04116945 A JP H04116945A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- forming
- resist
- electrode
- reflective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims description 14
- 239000011347 resin Substances 0.000 claims abstract description 20
- 229920005989 resin Polymers 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 11
- 230000004888 barrier function Effects 0.000 claims abstract description 10
- 238000002161 passivation Methods 0.000 claims abstract 3
- 230000001678 irradiating effect Effects 0.000 claims 1
- 239000010408 film Substances 0.000 abstract description 30
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 6
- 238000005530 etching Methods 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 238000007747 plating Methods 0.000 abstract description 3
- 229910052681 coesite Inorganic materials 0.000 abstract description 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 2
- UUWCBFKLGFQDME-UHFFFAOYSA-N platinum titanium Chemical compound [Ti].[Pt] UUWCBFKLGFQDME-UHFFFAOYSA-N 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 2
- 229910052682 stishovite Inorganic materials 0.000 abstract description 2
- 239000010409 thin film Substances 0.000 abstract description 2
- 229910052905 tridymite Inorganic materials 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000001723 curing Methods 0.000 description 2
- 235000017166 Bambusa arundinacea Nutrition 0.000 description 1
- 235000017491 Bambusa tulda Nutrition 0.000 description 1
- 241001330002 Bambuseae Species 0.000 description 1
- 235000015334 Phyllostachys viridis Nutrition 0.000 description 1
- 239000011425 bamboo Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000000016 photochemical curing Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体素子（半導体チップ）素子の基板への
フェースダウン実装方法に関するものである。
フェースダウン実装方法に関するものである。
（従来の技術）
従来、このような分野の技術としては、例えば以下に示
すようなものがあった。
すようなものがあった。
■「電子材料 １９８７年５月号、第２９〜３４頁」■
「日経マイクロデバイス １９８９年７月号、第５３〜
５６頁Ｊ 第４図はかかる従来の半導体素子のフェースダウン実装
工程断面図である。
「日経マイクロデバイス １９８９年７月号、第５３〜
５６頁Ｊ 第４図はかかる従来の半導体素子のフェースダウン実装
工程断面図である。
ここでは、光硬化性樹脂を用いた低温実装方法の一例を
示している。
示している。
まず、第４図（ａ）に示すように、チップエにバンプ５
を形成し、そこに光硬化性樹脂７を付着させ、電橋８が
形成されているアイランド基板９にセット後、第４図（
ｂ）に示すように、基Ｆｉ９の裏面より光照射し、光硬
化性樹脂７を硬化させて、バンプ５と基板９上の電極８
を圧接接続させるようにしている。
を形成し、そこに光硬化性樹脂７を付着させ、電橋８が
形成されているアイランド基板９にセット後、第４図（
ｂ）に示すように、基Ｆｉ９の裏面より光照射し、光硬
化性樹脂７を硬化させて、バンプ５と基板９上の電極８
を圧接接続させるようにしている。
（発明が解決しようとする課題）
しかしながら、上記の方法では、第５図に示すように、
基板９上の電極８により、光が遮光され、樹脂に光があ
たり難い部分７′が存在する。従って、この光のあたり
難い部分７′は光硬化性樹脂７が硬化し難くなる。よっ
て、電気的接続の信輔性が低下するという問題点があっ
た。
基板９上の電極８により、光が遮光され、樹脂に光があ
たり難い部分７′が存在する。従って、この光のあたり
難い部分７′は光硬化性樹脂７が硬化し難くなる。よっ
て、電気的接続の信輔性が低下するという問題点があっ
た。
本発明は、上記問題点を除去し、光硬化樹脂を用いた半
導体素子のフェースダウンボンディング実装方法におい
て、樹脂にまんべんなく光を供給し、よりムラのない樹
脂の硬化を促進し、接続の信鎖性を向上し得る半導体素
子の実装方法を提供することを目的とする。
導体素子のフェースダウンボンディング実装方法におい
て、樹脂にまんべんなく光を供給し、よりムラのない樹
脂の硬化を促進し、接続の信鎖性を向上し得る半導体素
子の実装方法を提供することを目的とする。
（課題を解決するための手段）
本発明は、上記目的を達成するために、光硬化性樹脂を
用いた半導体素子のフェースダウン実装方法においで、
バンプの周囲に傘状の反射膜を形成し、該反射膜により
前記光硬化性樹脂に影を生しることなく光をあてるよう
にしたものである。
用いた半導体素子のフェースダウン実装方法においで、
バンプの周囲に傘状の反射膜を形成し、該反射膜により
前記光硬化性樹脂に影を生しることなく光をあてるよう
にしたものである。
（作用）
本発明によれば、上記のように構成したので、光硬化性
樹脂を用いたフェースダウンポンディング実装時のバン
プ形成時に、ハンプとチップを掻の間のハンプ形成用電
極、バリアメタル等からなる金属皮膜を光の反射膜とし
て用いることにより、隅々までまんべんなく樹脂硬化部
に光をあてることができ、ムラのない樹脂の硬化を行う
ことができる。
樹脂を用いたフェースダウンポンディング実装時のバン
プ形成時に、ハンプとチップを掻の間のハンプ形成用電
極、バリアメタル等からなる金属皮膜を光の反射膜とし
て用いることにより、隅々までまんべんなく樹脂硬化部
に光をあてることができ、ムラのない樹脂の硬化を行う
ことができる。
（実施例）
以下、本発明の実施例について図面を参照しながら詳細
に説明する。
に説明する。
第１図は本発明の実施例を示す半導体素子の貫装状態を
示す要部断面図である。
示す要部断面図である。
この図において、１１はＩＣチップ、１２はＩＣチップ
の電極、１３はバンシベーシッン膜、１４は傘状の反射
膜、１６はバリアメタル、１８はバンプ、１９は透明な
基板、２０は基板電極である。
の電極、１３はバンシベーシッン膜、１４は傘状の反射
膜、１６はバリアメタル、１８はバンプ、１９は透明な
基板、２０は基板電極である。
この図に示すように、バンプ１８の上部には、傘状の反
射膜１４が形成されており、この反射膜１４が基板１９
を通して入っていた光を反射し、その光を内側へまんべ
んなく散らし、ムラのない光硬化性樹脂の硬化を行うこ
とができる。
射膜１４が形成されており、この反射膜１４が基板１９
を通して入っていた光を反射し、その光を内側へまんべ
んなく散らし、ムラのない光硬化性樹脂の硬化を行うこ
とができる。
第２図は本発明の半導体素子の反射膜付きバンプの断面
図、第３図はその半導体素子の反射膜付きバンプの製造
工程断面図である。
図、第３図はその半導体素子の反射膜付きバンプの製造
工程断面図である。
まず、第３図（ａ）に示すように、ＩＣチップ１１の電
極（Ａ ｌ ） １２を形成後、テーパエツチングによ
り、テーパが形成されたパンシヘーシ５ン膜１３（Ｓ
ｉ Ｏｚ ）を形成する。
極（Ａ ｌ ） １２を形成後、テーパエツチングによ
り、テーパが形成されたパンシヘーシ５ン膜１３（Ｓ
ｉ Ｏｚ ）を形成する。
次いで、第３図（ｂ）に示すように、その上に、バンプ
形成用電極として、Ａ２の薄い皮膜からなるバンプ形成
用電極（傘状の反射膜Ｈ４を形成する。
形成用電極として、Ａ２の薄い皮膜からなるバンプ形成
用電極（傘状の反射膜Ｈ４を形成する。
次に、第３図（ｃ）に示すように、リフトオフ用のネガ
レジスト１５を形成する。
レジスト１５を形成する。
次に、第３図（ｄ）に示すように、その上にバリアメタ
ル層１６′（例えば、チタン白金）を堆積する。
ル層１６′（例えば、チタン白金）を堆積する。
次に、第３図（ｅ）に示すように、ネガレジスト１５を
除去し、バリアメタル１６を形成する。
除去し、バリアメタル１６を形成する。
次に、第３図（ｆ）に示すように、バンプ形成用のレジ
スト１７を形成後、メツキにより、ハンプ１８（例えば
、Ａｕ）形成を形成する。
スト１７を形成後、メツキにより、ハンプ１８（例えば
、Ａｕ）形成を形成する。
次に、第３図（ｇ）に示すように、−レジス）１７を除
去する。
去する。
次に、第３図（ｈ）に示すように、バンプ１８の回りに
、バンプ形成用電極１４の除去用レジスト１９を形成す
る。
、バンプ形成用電極１４の除去用レジスト１９を形成す
る。
次に、第３図（ｉ）に示すように、バンブ形成用電極１
４の不要部をエツチングにより除去する。
４の不要部をエツチングにより除去する。
次に、第３図（ｊ）に示すように、レジスト１９を除去
する。
する。
第６図は本発明の他の半導体素子の反射膜付きバンプの
断面図、第゛７図はその半導体素子の反射膜付きバンプ
の製造工程断面図である。
断面図、第゛７図はその半導体素子の反射膜付きバンプ
の製造工程断面図である。
まず、第７図（ａ）に示すように、ＩＣチップ２１の電
極（Ａｆ）２２を形成後、テーパエツチングにより、テ
ーパが形成されたパンシベーシ四ン膜２３（ＳｉＯ２）
を形成する。
極（Ａｆ）２２を形成後、テーパエツチングにより、テ
ーパが形成されたパンシベーシ四ン膜２３（ＳｉＯ２）
を形成する。
次いで、第７図（ｂ）に示すように、その上に、バンブ
形成用電極として、Ａ２の薄い皮膜からなるバンブ形成
用電極２４を形成する。
形成用電極として、Ａ２の薄い皮膜からなるバンブ形成
用電極２４を形成する。
次に、第７図（ｃ）に示すように、リフトオフ用のネガ
レジスト２５を形成する。
レジスト２５を形成する。
次に、第７図（ｄ）に示すように、バリアメタル２６（
傘状の反射膜）を形成する。
傘状の反射膜）を形成する。
次に、第７図（ｅ）に示すように、リフトオフ用のネガ
レジスト２５を除去する。
レジスト２５を除去する。
次に、第７図（ｆ）に示すように、バンブ形成用のレジ
スト２７を形成する。
スト２７を形成する。
次に、第７図（ｇ）に示すように、メツキにより、ハン
プ２Ｂ（Ａｕ）を形成する。
プ２Ｂ（Ａｕ）を形成する。
次に、第７図（ｈ）に示すように、バンブ形成用のレジ
スト２７を除去する。
スト２７を除去する。
次に、第７図（ｉ）に示すように、バリアメタル２６を
マスク（レジストの役割を果たす））としてバンブ形成
用電極２４の不要部を除去する。
マスク（レジストの役割を果たす））としてバンブ形成
用電極２４の不要部を除去する。
なお、本発明は、傘状の反射膜をバンブの回りに形成す
ることができればよいのであり、その構成は必ずしも上
記の実施例に限定されるものではない。
ることができればよいのであり、その構成は必ずしも上
記の実施例に限定されるものではない。
また、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
（発明の効果）
以上、詳細に説明したように、本発明によれば、バンブ
の回りに反射膜を形成するようにしたので、光がまんべ
んなく光硬化性樹脂に行きわたるようになり、ムラのな
い硬化を行うことができる。
の回りに反射膜を形成するようにしたので、光がまんべ
んなく光硬化性樹脂に行きわたるようになり、ムラのな
い硬化を行うことができる。
このように構成することにより、接続の信幀性が高まり
、製品の歩留まりの向上を図ることができる。
、製品の歩留まりの向上を図ることができる。
第１図は本発明の実施例を示す半導体素子の実装状態を
示す要部断面図、第２図は本発明の半導体素子の反射膜
付きバンブの断面図、第３図はその半導体素子の反射膜
付きバンブの製造工程断面図、第４図は従来の半導体素
子のフェースダウン実装工程断面図、第５図はその電極
部の拡大断面図、第６図は本発明の他の半導体素子の反
射膜付きバンブの断面図、第７図はその半導体素子の反
射膜付きバンブの製造工程断面図である。 １１、２１・・・ＩＣチップ、１２．２２・・・電極（
Ａｆ）、１３、２３・・・パフシベーシッン膜、 １４
．２４・・・バンブ形成用電極（傘状の反射膜） 、１
５．１７．１９．２５．２７・・・レジスト、１６・・
・バリアメタル、１８．２８・・・バンブ、２６・・・
バリアメタル（傘状の反射膜）。 光照射 第１図 ｎ：ｒｃチ、ノア 特許出願人 沖電気工業株式会社 代理人 弁理士 清 水 守（外２名）ｌθ ｅ イト（１旦８禮Ｊ５身す順すｔ；パンフーｔη１０図第
２図 ？ト嘴巴１月の１虹のス令す月−４ヂびンブ紗ｔ１１６
テδ４第６図 ／り ｌθ 第 図 第 図 光ＲＪＨ 第 ４図 第 図
示す要部断面図、第２図は本発明の半導体素子の反射膜
付きバンブの断面図、第３図はその半導体素子の反射膜
付きバンブの製造工程断面図、第４図は従来の半導体素
子のフェースダウン実装工程断面図、第５図はその電極
部の拡大断面図、第６図は本発明の他の半導体素子の反
射膜付きバンブの断面図、第７図はその半導体素子の反
射膜付きバンブの製造工程断面図である。 １１、２１・・・ＩＣチップ、１２．２２・・・電極（
Ａｆ）、１３、２３・・・パフシベーシッン膜、 １４
．２４・・・バンブ形成用電極（傘状の反射膜） 、１
５．１７．１９．２５．２７・・・レジスト、１６・・
・バリアメタル、１８．２８・・・バンブ、２６・・・
バリアメタル（傘状の反射膜）。 光照射 第１図 ｎ：ｒｃチ、ノア 特許出願人 沖電気工業株式会社 代理人 弁理士 清 水 守（外２名）ｌθ ｅ イト（１旦８禮Ｊ５身す順すｔ；パンフーｔη１０図第
２図 ？ト嘴巴１月の１虹のス令す月−４ヂびンブ紗ｔ１１６
テδ４第６図 ／り ｌθ 第 図 第 図 光ＲＪＨ 第 ４図 第 図
Claims (4)
- （１）光硬化性樹脂を用いた半導体素子のフェースダウ
ン実装方法において、 （ａ）バンプの周囲に傘状の反射膜を形成し、（ｂ）該
反射膜により前記光硬化性樹脂に影を生じることなく光
をあてることを特徴とする半導体素子の実装方法。 - （２）前記傘状の反射膜はパッシベーション膜のテーパ
の形状により形成することを特徴とする請求項１記載の
半導体素子の実装方法。 - （３）前記傘状の反射膜はバンプ形成用電極からなるこ
とを特徴とする請求項１記載の半導体素子の実装方法。 - （４）前記傘状の反射膜はバリアメタルからなることを
特徴とする請求項１記載の半導体素子の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23585890A JPH04116945A (ja) | 1990-09-07 | 1990-09-07 | 半導体素子の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23585890A JPH04116945A (ja) | 1990-09-07 | 1990-09-07 | 半導体素子の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04116945A true JPH04116945A (ja) | 1992-04-17 |
Family
ID=16992293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23585890A Pending JPH04116945A (ja) | 1990-09-07 | 1990-09-07 | 半導体素子の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04116945A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011082582A (ja) * | 2011-01-25 | 2011-04-21 | Sony Chemical & Information Device Corp | 接続構造体の製造方法、異方性導電接続方法及び接続構造体 |
-
1990
- 1990-09-07 JP JP23585890A patent/JPH04116945A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011082582A (ja) * | 2011-01-25 | 2011-04-21 | Sony Chemical & Information Device Corp | 接続構造体の製造方法、異方性導電接続方法及び接続構造体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5408121A (en) | Semiconductor device, an image sensor device, and methods for producing the same | |
| US4827326A (en) | Integrated circuit having polyimide/metal passivation layer and method of manufacture using metal lift-off | |
| KR950004464A (ko) | 칩 범프의 제조방법 | |
| JP2000183094A (ja) | 半導体装置およびその製造方法 | |
| TWI275187B (en) | Flip chip package and manufacturing method of the same | |
| ATE210895T1 (de) | Löthöcker-herstellungsverfahren und strukturen mit einer titan-sperrschicht | |
| JPH06252151A (ja) | 半導体チップバンプの製造方法 | |
| JPH04116945A (ja) | 半導体素子の実装方法 | |
| JPS58157146A (ja) | 半導体装置 | |
| JP2532496B2 (ja) | 半導体装置の実装方法 | |
| JPH01292829A (ja) | 半導体装置の製造方法 | |
| JPS6412553A (en) | Manufacture of semiconductor device | |
| JPS6395652A (ja) | 保護材流出防止用ダムの形成方法 | |
| JP2525824B2 (ja) | リ−ドフレ−ムの製造方法 | |
| JP2521417B2 (ja) | 電鋳方法 | |
| JPH06151439A (ja) | バンプの形成方法 | |
| JPH04107933A (ja) | 半導体装置の製造方法 | |
| JPH04163950A (ja) | 樹脂封止型半導体装置 | |
| JPS63276228A (ja) | 半導体装置の製造方法 | |
| JPH04323838A (ja) | 半導体素子の実装方法 | |
| JP2008258439A (ja) | 半導体装置の製造方法 | |
| JPS639942A (ja) | 半導体装置の電極接続方法 | |
| JPH02158160A (ja) | リードフレームの製造方法 | |
| JPH04163951A (ja) | 樹脂封止型半導体装置 | |
| JP2808746B2 (ja) | 半導体装置の製造方法 |