JPH04115655U - サーマルヘツド用駆動回路及びサーマルヘツド - Google Patents

Abstract

(57)【要約】 【目的】 駆動ＩＣ２５における電圧ドロップを小さく
して、高画質の階調記録を行う。 【構成】 ＩＣ基板２６上に、発熱体２に対する複数の
接続端子２７を、発熱体２の配列方向と平行で直線状又
は千鳥状をなすように配列する。又、ＩＣ基板２６上
に、発熱体２を通る電流が流れ込む複数のグランド端子
２９を、発熱体２に接続される接続端子２７の８個以下
の群に１個の割合で均等に分散させて配列する。これに
より、接続端子２７における電圧ドロップが少なくな
り、発熱体２の発熱量がほぼ一定になる。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は、プリンタやファクシミリ等の画像出力装置に用いられるサーマル ヘッド用駆動回路とサーマルヘッドとに関するものである。

【０００２】

【従来の技術】

一般に、感熱記録方式はメンテナンスのフリーな記録方式として、画像出力装 置に幅広く使用されている。又、最近では昇華型転写法によるフルカラー記録が 注目されており、高画質化に対する要求が高まっている。このような背景から、 感熱記録のキーディバイスであるサーマルヘッドに対して高い制御精度に基づく 高性能化が求められている。

【０００３】 図４はサーマルヘッドの概要を示すものであって、セラミック等の支持基板１ 上に複数の発熱体２が配列され、その発熱体２の一端部には各発熱体２共通の共 通電極３が接続されると共に、他端部には各発熱体２ごとに独立した複数の個別 電極４がそれぞれ接続されている。発熱体２の駆動制御用の駆動回路（以下駆動 ＩＣという）５は個別電極４に接続され、この駆動ＩＣ５の制御により発熱体２ が記録信号に基づいて駆動される。

【０００４】 このサーマルヘッドにおいて前述した高性能化を図るためには、各発熱体２の 抵抗値を均一にすること、共通電極３の抵抗値を低くすること、各個別電極４の 抵抗値を均一にすること等が考えられる。そこで、最近では各個別電極４を同一 長さに形成して、それらの抵抗値の均一化を図ったサーマルヘッドが提案されて おり、この構成においては駆動ＩＣ５として、各発熱体２に接続される複数の接 続端子を発熱体２の配列方向と平行で直線状又は千鳥状をなすように配列してな る横置きタイプのものが使用されている。

【０００５】 又、この駆動ＩＣ５には通常３２bit または６４bit 用が使用されており、そ の構成としては図５に示すように、シフトレジスタ、ラッチ回路、スイッチング トランジスタ等を含む。そして、この駆動ＩＣ５の入出力端子には図５に示すよ うな種類があり、その端子数は６４bit の駆動ＩＣにおいて約８０パッドある。 これらの端子の配列構成としては種々のものがあり、図６及び図８にその一例を 示す。

【０００６】 図６に示す構成においては、ＩＣ基板６上の長手方向の一側縁に、スイッチン グトランジスタの出力端子、つまり前記各発熱体２に接続される複数の接続端子 ７が、発熱体２の配列方向と平行で直線状をなすように配列され、長手方向の他 側縁には、図５に示すシフトレジスタに対するクロック端子ＣＬＫやラッチ回路 に対するラッチ端子ＬＡＴＣＨ等の制御信号系の端子８が配列されている。又、 ＩＣ基板６上の他側縁の中央にはスイッチングトランジスタの１つのグランド端 子９、つまり発熱体２を通る電流が流れ込む端子が設けられ、このグランド端子 ９にはトータル１〜３Ａ程度の電流が流れる。

【０００７】 一方、図８に示す構成においては、ＩＣ基板６上の長手方向の一側縁に各発熱 体２に接続される複数の接続端子７が、発熱体２の配列方向と平行で千鳥状をな すように配列され、長手方向の他側縁には、クロック端子ＣＬＫやラッチ端子Ｌ ＡＴＣＨ等の制御信号系の端子８が配列されている。又、ＩＣ基板６上の他側縁 の両端部には一対のグランド端子９が設けられ、このグランド端子９にはトータ ル１〜３Ａ程度の電流が流れる。

【０００８】 ところで、出力画像の高画質化を考えた場合、前記のように抵抗値の均一化等 が重要なポイントとなるが、この駆動ＩＣ５の接続端子７における電圧ドロップ の均一性も重要な要素となる。図７及び図９は図６及び図８の駆動ＩＣ５におけ る接続端子７の電圧ドロップの分布を示すもので、横軸には接続端子７の配列が とられ、縦軸にはグランド端子９からみた各接続端子７の電圧がとられている。

【０００９】 この図７及び図９から明らかなように、各接続端子７の電圧は、グランド端子 ９に近いところで小さくなり、グランド端子９から遠くなるに従って大きくなる 。そして、その最大電圧差ΔＶは流れる電流量によって異なるが、通常のサーマ ルヘッドの発熱体２を駆動する印字条件では約０．１Ｖ程度あり、サーマルヘッ ドの発熱体２に通常印加される電圧２０〜２４Ｖに対して０．４〜０．５％の電 圧ドロップ割合となる。

【００１０】

【考案が解決しようとする課題】

ところが、発熱体２に印加される電力は電圧の２乗に比例するので、前述した 従来の駆動ＩＣ５における０．４〜０．５％の電圧ドロップ割合は、特に昇華型 転写記録のような多階調記録の場合には、プリント不良として認識されるという 問題があった。つまり、昇華型転写記録においては、印加エネルギの多寡に応じ て昇華条件が異なるので、電圧がドロップすると、濃度ムラ等が生じる。そして 、このプリント不良として認識されないためには、電圧ドロップ割合を発熱体２ に印加される電圧の０．３％以下にしなければならない。

【００１１】 この考案は、このような従来の技術に存在する問題点に着目してなされたもの であって、その目的とするところは、駆動回路での電圧ドロップ差を小さくして 、高画質の階調記録を行うことができるとともに、駆動回路のパッドレイアウト に自由度をもたせることができるサーマルヘッド用駆動回路を提供することにあ る。

【００１２】

【課題を解決するための手段】

上記の目的を達成するために、請求項１の考案では、支持基板上に配列された 複数の発熱体の発熱動作を記録信号に基づいて駆動制御するためのサーマルヘッ ド用駆動回路において、回路基板上には、各発熱体に接続される複数の接続端子 を、発熱体の配列方向と平行で直線状又は千鳥状をなすように配列し、発熱体を 通る電流が流れ込むグランド端子を８個以下の接続端子群に１個の割合で複数設 けるとともに、各グランド端子とそれに対応する各接続端子群との位置関係が均 等になるように各グランド端子を分散配列したものである。

【００１３】 請求項２の考案では、支持基板上に複数の発熱体を配列し、各発熱体の一端部 に各発熱体共通の共通電極を接続するとともに、他端部には各発熱体ごとに独立 した個別電極を接続し、各個別電極には駆動回路を接続し、記録信号に基づく駆 動回路の作用により各発熱体の発熱動作を駆動制御するようにしたサーマルヘッ ドにおいて、各発熱体にそれぞれ接続される複数の接続端子を前記駆動回路の回 路基板上に、発熱体の配列方向と平行で直線状又は千鳥状をなすように配列し、 発熱体を通る電流が流れ込むグランド端子を８個以下の接続端子群に１個の割合 で複数設けるとともに、各グランド端子とそれに対応する接続端子群との位置関 係が均等になるように各グランド端子を分散配列し、前記個別電極と接続端子と をボンディングワイヤにより接続するとともに、前記グランド端子とグランドラ インとをボンディングワイヤにより接続したものである。

【００１４】

【作 用】

この考案のサーマルヘッド用駆動回路においては、発熱体を通る電流が流れ込 む複数のグランド端子が、接続端子８個以下の群に１個の割合で均等に分散して 配列されているため、駆動回路での電圧ドロップが小さくなる。又、接続端子と 個別電極との間、グランド端子とグランドラインとの間がワイヤボンディング方 式により接続されるので、駆動回路のパッドレイアウトの制約が少なくなる。

【００１５】

【実施例】

以下、この考案を具体化した一実施例を、図１〜図３に基づいて詳細に説明す る。 図１に示すように、サーマルヘッド用駆動回路（駆動ＩＣ）２５のＩＣ基板２ ６上の一側縁には、スイッチングトランジスタの出力端子、つまりサーマルヘッ ドの各発熱体２に接続される複数の接続端子２７が、発熱体２の配列方向と平行 で直線状をなすように配列されている。又、ＩＣ基板２６上の他側縁には、クロ ック端子ＣＬＫやラッチ端子ＬＡＴＣＨ等の制御信号系の端子２８が配列されて いる。又、ＩＣ基板２６上において接続端子２７と制御信号系端子２８との間に は、発熱体２を通る電流が流れ込む複数のグランド端子２９が所定間隔おきに配 列されている。この実施例の駆動ＩＣ２５は６４bit ドライバで８個のグランド 端子２９を備えており、８bit を１群としてその１群に１個の割合、つまり接続 端子２７が８個よりなる１群に１個の割合でグランド端子２９が分散配置され、 各グランド端子２９はそれにそれぞれ対応する各群との位置関係が均等になるよ うに配列されている。

【００１６】 支持基板１上の発熱体２、共通電極３、個別電極４等の構成は図４と同様なの で、説明及び図示は省略する。 前記のように構成された駆動ＩＣ２５においては、接続端子２７がグランド端 子２９から大きく離れることがないので、電圧ドロップの分布が図２に示すよう に小さな凹凸をもってほとんど平滑になり、最大電圧差ΔＶは通常のサーマルヘ ッドの発熱体２を駆動する印字条件で約０．０３Ｖとなって、サーマルヘッドの 発熱体２に通常印加される電圧に対して０．１５％以下の電圧ドロップ割合とな った。ちなみに、グランド端子２９が全体で４個、それらを前記と同条件で設け た場合には、最大電圧差ΔＶが０．０６Ｖとなって電圧ドロップ割合を０．３％ 以下にすることができなかった。

【００１７】 又、前記のように構成された駆動ＩＣ２５は、図３に示すようにサーマルヘッ ドに搭載される。すなわち、アルミニウム等よりなる支持板１０上に発熱体２を 有する支持基板１と配線基板１１とが接着固定され、その支持基板１上に駆動Ｉ Ｃ２５がダイボンディングされる。駆動ＩＣ２５の各接続端子２７と支持基板１ の個別電極４との間、グランド端子２９及び制御信号系端子２８と配線基板１１ の図示しない電極との間は、金ワイヤ１２，１３，１４によってそれぞれワイヤ ボンディング方式で接続される。従って、グランド端子２９はサーマルヘッドの グランドラインに金ワイヤ１４によりワイヤボンディング方式で接続されている 。なお、この実施例の駆動ＩＣ２５においては、グランド端子２９が接続端子２ ７と制御信号系端子２８との中間に配列されているため、制御信号系端子２８と グランド端子２９とは金ワイヤ１３，１４により二重ループ構造でボンディング されている。そして、駆動ＩＣ２５及び金ワイヤ１２，１３，１４が保護樹脂１ ５により被覆されると共に、アルミニウム製のカバー１６によって保護され、配 線基板１１の端部にはコネクタ１７が取り付けられる。

【００１８】 さて、この実施例のサーマルヘッド用駆動ＩＣにおいては、複数のグランド端 子２９が、発熱体２に接続される接続端子２７の８個以下の群に１個の割合で均 等に分散して配列されているため、図２に示すように、電圧ドロップを小さくし て、電圧ドロップの分布に片寄りが生じるのを防ぐことができる。なお、このグ ランド端子２９の数は要求される印字品質に応じて決定すればよく、ＩＣ基板２ ６上における端子のレイアウト上で問題がなければ、１bit ドライバ当たり１個 のグランド端子２９を設けることもでき、このように構成すれば電圧ドロップが ほぼ０になって、昇華型転写法のような２５６階調といった多階調記録にも対応 することができる。

【００１９】 又、図３に示すように、駆動ＩＣ２５の実装方式をワイヤボンディング方式に することにより、駆動ＩＣ２５のパッドレイアウトに制約が少なくなり、パッド レイアウトに自由度を持たせることができて、フリップチップ等の実装方式に比 較し、パッドが増えることによる応力の問題や、それに起因する信頼性の低下の 問題等が生じるのを防ぐことができる。

【００２０】 なお、この考案は前記実施例の構成に限定されるものではなく、例えば、図１ の実施例においてＩＣ基板２６上に接続端子２７を千鳥状に配列する等、この考 案の趣旨から逸脱しない範囲で、各部の構成を任意に変更して具体化することも 可能である。

【００２１】

【考案の効果】

この考案は、以上説明したように、駆動ＩＣでの電圧ドロップを小さくして、 高画質の階調記録を行うことができるとともに、駆動回路のパッドレイアウトに 自由度をもたせることができるという優れた効果を奏する。

【図面の簡単な説明】

【図１】この考案を具体化したサーマルヘッド用駆動回
路において、端子の配列構成を示す構成図である。

【図２】その駆動回路の電圧ドロップの分布状態を示す
分布図である。

【図３】その駆動回路を搭載したサーマルヘッドを示す
断面図である。

【図４】従来のサーマルヘッドの概要を示す構成図であ
る。

【図５】従来の駆動回路の構成図である。

【図６】従来の駆動回路における端子の配列構成を示す
構成図である。

【図７】その駆動回路の電圧ドロップの分布状態を示す
分布図である。

【図８】従来の別の駆動回路における端子の配列構成を
示す構成図である。

【図９】その駆動回路の電圧ドロップの分布状態を示す
分布図である。

【符号の説明】

１ 支持基板、２ 発熱体、３ 共通電極、４ 個別電
極、２５ 駆動ＩＣ（駆動回路）、２６ ＩＣ基板（回
路基板）、２７ 接続端子、２９ グランド端子。

Claims (2)

【実用新案登録請求の範囲】
1. 【請求項１】 支持基板（１）上に配列された複数の発
   熱体（２）の発熱動作を記録信号に基づいて駆動制御す
   るためのサーマルヘッド用駆動回路において、回路基板
   （２６）上には、各発熱体（２）に接続される複数の接
   続端子（２７）を、発熱体（２）の配列方向と平行で直
   線状又は千鳥状をなすように配列し、発熱体（２）を通
   る電流が流れ込むグランド端子（２９）を８個以下の接
   続端子（２７）群に１個の割合で複数設けるとともに、
   各グランド端子（２９）とそれに対応する各接続端子
   （２７）群との位置関係が均等になるように各グランド
   端子（２９）を分散配列したことを特徴とするサーマル
   ヘッド用駆動回路。
2. 【請求項２】 支持基板（１）上に複数の発熱体（２）
   を配列し、各発熱体（２）の一端部に各発熱体（２）共
   通の共通電極（３）を接続するとともに、他端部には各
   発熱体（２）ごとに独立した個別電極（４）を接続し、
   各個別電極（４）には駆動回路（２５）を接続し、記録
   信号に基づく駆動回路（２５）の作用により各発熱体
   （２）の発熱動作を駆動制御するようにしたサーマルヘ
   ッドにおいて、各発熱体（２）にそれぞれ接続される複
   数の接続端子（２７）を前記駆動回路（２５）の回路基
   板（２６）上に、発熱体（２）の配列方向と平行で直線
   状又は千鳥状をなすように配列し、発熱体（２）を通る
   電流が流れ込むグランド端子（２９）を８個以下の接続
   端子（２７）群に１個の割合で複数設けるとともに、各
   グランド端子（２９）とそれに対応する接続端子（２
   ７）群との位置関係が均等になるように各グランド端子
   （２９）を分散配列し、前記個別電極（４）と接続端子
   （２７）とをボンディングワイヤにより接続するととも
   に、前記グランド端子（２９）とグランドラインとをボ
   ンディングワイヤにより接続したことを特徴とするサー
   マルヘッド。