JPH04115381A - アナログ・デジタルコンバータ - Google Patents
アナログ・デジタルコンバータInfo
- Publication number
- JPH04115381A JPH04115381A JP2238715A JP23871590A JPH04115381A JP H04115381 A JPH04115381 A JP H04115381A JP 2238715 A JP2238715 A JP 2238715A JP 23871590 A JP23871590 A JP 23871590A JP H04115381 A JPH04115381 A JP H04115381A
- Authority
- JP
- Japan
- Prior art keywords
- bits
- register
- turned
- control signal
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 23
- 230000000873 masking effect Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Microcomputers (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ワンチップのマイクロコンピュータ（以下
マイコンという）に搭載されたアナログ・デジクルコン
バータ（以下ムＤＣという）に関するものである。
マイコンという）に搭載されたアナログ・デジクルコン
バータ（以下ムＤＣという）に関するものである。
以下、４ビット分解能のＡＤｃの場合について述べる。
第２図は従来のＡＤＯの構成を示すブロック図であり、
図において、（２）はｃＰＵがアクセスできるＡＤ変換
結果格納レジスタＢ、（６）はデータ・パス、（９）は
ＣＰＵである。
図において、（２）はｃＰＵがアクセスできるＡＤ変換
結果格納レジスタＢ、（６）はデータ・パス、（９）は
ＣＰＵである。
次に動作について説明する。ＡＤ変換された値はＡＤ変
換結果格納レジスタＢ（２）に格納され、ＯＰ Ｕ （
９）はデータ・バス（６）を経てＡＤ変換結果格納レジ
スタＢ（２）をアクセスし、ＡＤ変換結果を得ることが
できる。
換結果格納レジスタＢ（２）に格納され、ＯＰ Ｕ （
９）はデータ・バス（６）を経てＡＤ変換結果格納レジ
スタＢ（２）をアクセスし、ＡＤ変換結果を得ることが
できる。
従来のムＤｏは以上のように構成されているので、ＡＤ
変換結果の下位ビットをマスクして処理する場合、Ｃ！
ＰＵが変換結果に対しシフト命令等の演算を施してやら
なければならず、ＣＰＵの負荷が大きくなるなどの問題
点があった。
変換結果の下位ビットをマスクして処理する場合、Ｃ！
ＰＵが変換結果に対しシフト命令等の演算を施してやら
なければならず、ＣＰＵの負荷が大きくなるなどの問題
点があった。
この発明は上記のような問題点を解消するためになされ
たもので、ＡＤ変換結果の下位ビットをマスクして処理
する際の０ＰＴＩＩの負荷をなくすことができるＡＤＯ
を得ることを目的とする。
たもので、ＡＤ変換結果の下位ビットをマスクして処理
する際の０ＰＴＩＩの負荷をなくすことができるＡＤＯ
を得ることを目的とする。
この発明に係わるワンチップマイコンに搭載すれたムＤ
（ｌは、ムＤｏに変換結果をシフトさせる機能をもたせ
たものである。
（ｌは、ムＤｏに変換結果をシフトさせる機能をもたせ
たものである。
とのＲＦ’ＡＫおけるワンチップマイコンに搭載された
ムＤＣは、ムＤＣに変換結果をシフトさせる機能をもた
せたことにより、ＡＤ変換結果の下位ビットをマスクし
て処理する際のＣＰＵの負荷をなくすことができる。
ムＤＣは、ムＤＣに変換結果をシフトさせる機能をもた
せたことにより、ＡＤ変換結果の下位ビットをマスクし
て処理する際のＣＰＵの負荷をなくすことができる。
以下、この発明の一実施例を図について説明する。８１
図は４ビツト分解能のＡＤＯのブロック図で、２ビツト
シフト可能な場合である。図において％（２） ｅ （
ｅ） 、 （９）は第２図の従来例に示したものと同等
であるので説明を省略する。（１）はＡＤ変換結果が格
納されるムＤ変換結果格納しジスタム。
図は４ビツト分解能のＡＤＯのブロック図で、２ビツト
シフト可能な場合である。図において％（２） ｅ （
ｅ） 、 （９）は第２図の従来例に示したものと同等
であるので説明を省略する。（１）はＡＤ変換結果が格
納されるムＤ変換結果格納しジスタム。
（３）はｃ Ｐ Ｕ （９）がアクセスできるシフト指
定レジスタ、（４）はゲート制御信号（７）がＩ″Ｈ″
のときオンとなるゲート、 （５）はゲート制御侶号〈
８）が＠ｆのときオンとなるゲー） 、 （７）はシフ
ト指定レジスタ（３）の内容を取り出した信号をインパ
ーク（ト）で反転させ、ゲート（４）を制御するゲート
制御信号、（８）はシフト指定レジスタ（３）の内容を
取り出した信号であり。
定レジスタ、（４）はゲート制御信号（７）がＩ″Ｈ″
のときオンとなるゲート、 （５）はゲート制御侶号〈
８）が＠ｆのときオンとなるゲー） 、 （７）はシフ
ト指定レジスタ（３）の内容を取り出した信号をインパ
ーク（ト）で反転させ、ゲート（４）を制御するゲート
制御信号、（８）はシフト指定レジスタ（３）の内容を
取り出した信号であり。
ゲート（５）を制御するゲート制御信号、（ト）はゲー
ト制御信号（７）を反転させるインバータである。
ト制御信号（７）を反転させるインバータである。
次に動作について説明するＯ
ＣＰ Ｕ （９）がデータ・バス（６）を経由してシフ
ト指定レジスタ（３）を１Ｌ”に設定したとき、ゲート
制御信号（７）はインバータ（ト）により“ｆとなり、
ゲート制御信号（７）が入力されているゲート（４）は
オンとなる。一方、ゲート制御信号（８）は６Ｌ″とな
るため。
ト指定レジスタ（３）を１Ｌ”に設定したとき、ゲート
制御信号（７）はインバータ（ト）により“ｆとなり、
ゲート制御信号（７）が入力されているゲート（４）は
オンとなる。一方、ゲート制御信号（８）は６Ｌ″とな
るため。
ゲート制御信８Ｌ（８）か入力されているゲート（５）
はオフとなる。その結果、ムＤ変換結果格納しジスタ人
（１）の内容がそのままＡＤ変換結果格納レしスタＢ（
２）に入力され、ＣＰ１９）はＡＤ変換結果の値をデー
タ・バス（６）を経由してその葦ま読み出すことができ
る。（ａ３． ａ２． ａｌ、 ａｏ ）次に、ａ ｐ
Ｕ （９）がデータバス（６）を経由してシフト指定
レジスタ（３）をｌｖｆに指定したとき、ゲート制御信
号（７）はインバータ（ト）により“「°となり、ゲー
ト制御（！！ Ｊ＋（７）が人力されているゲート（４
）はオフとなる。一方、ゲート制御信号（８）ｆｉ”Ｅ
”となるため、ゲート制御信号（８）が入力されている
ゲート（５）はオンとなる。その結果、ムＤ変換結果格
納しジスタム（１）の上位２ビツト（ａ３．ａ２）がＡ
Ｄ変換結果格納レしスクＢ（２）の下位２ピツ） （ｂ
ｌ、ｂｏ）に入力され、ＡＤ変換結果格納レしスタＢ（
２）の上位２ビツト（１）３．１）２）は（ｏ＊ｏ）と
なる。ｏ Ｐ Ｕ （９）がＡＤ変換結果格納レしスタ
Ｂ（２）の内容を読み出すと（〇−０、ａｌ、 ａｏ）
となりＡＤ変換結果の下位２ビツトをマスクした値を読
み出すことができる。
はオフとなる。その結果、ムＤ変換結果格納しジスタ人
（１）の内容がそのままＡＤ変換結果格納レしスタＢ（
２）に入力され、ＣＰ１９）はＡＤ変換結果の値をデー
タ・バス（６）を経由してその葦ま読み出すことができ
る。（ａ３． ａ２． ａｌ、 ａｏ ）次に、ａ ｐ
Ｕ （９）がデータバス（６）を経由してシフト指定
レジスタ（３）をｌｖｆに指定したとき、ゲート制御信
号（７）はインバータ（ト）により“「°となり、ゲー
ト制御（！！ Ｊ＋（７）が人力されているゲート（４
）はオフとなる。一方、ゲート制御信号（８）ｆｉ”Ｅ
”となるため、ゲート制御信号（８）が入力されている
ゲート（５）はオンとなる。その結果、ムＤ変換結果格
納しジスタム（１）の上位２ビツト（ａ３．ａ２）がＡ
Ｄ変換結果格納レしスクＢ（２）の下位２ピツ） （ｂ
ｌ、ｂｏ）に入力され、ＡＤ変換結果格納レしスタＢ（
２）の上位２ビツト（１）３．１）２）は（ｏ＊ｏ）と
なる。ｏ Ｐ Ｕ （９）がＡＤ変換結果格納レしスタ
Ｂ（２）の内容を読み出すと（〇−０、ａｌ、 ａｏ）
となりＡＤ変換結果の下位２ビツトをマスクした値を読
み出すことができる。
なお、上記実施例では４ビツト分解能のＡＤＯ２ビット
シフト可能な場合について示したが、任意の分解能のＡ
ＤＯ，任意のシフト可能な場合についても上記実施例と
同様の効果を奏する。
シフト可能な場合について示したが、任意の分解能のＡ
ＤＯ，任意のシフト可能な場合についても上記実施例と
同様の効果を奏する。
以上のようにこの発明によればワンチップ・マイコンに
搭載されたムＤにシフト機能をもたせたので、ＡＤ変換
結果の下位ビットをマスクして処理する場合、ＣＰＵは
変換結果に附して何ら演算を施してやる必要がなく、Ｃ
ＰＵの負荷をなくす効果がある。
搭載されたムＤにシフト機能をもたせたので、ＡＤ変換
結果の下位ビットをマスクして処理する場合、ＣＰＵは
変換結果に附して何ら演算を施してやる必要がなく、Ｃ
ＰＵの負荷をなくす効果がある。
第１図はこの発明の一実施例によるムＤｏを示すブロッ
ク図、第２図は従来のＡＤＯを示すブロック図である。 図において、（１）はムＤ変換結果格納しジスクム。 （２）はＡＤ変換結果格納レジスタＢ１３１はシフト指
定レジスタ、 （４） 、 （５）はゲート、（６）は
データ・バス。 （７） Ｉ （８）はゲート制御信号、（９）は（！’
ＰＵ、（ト）はインバータである。 なお、図中、同一符号は同一、又は相当部分を示す。
ク図、第２図は従来のＡＤＯを示すブロック図である。 図において、（１）はムＤ変換結果格納しジスクム。 （２）はＡＤ変換結果格納レジスタＢ１３１はシフト指
定レジスタ、 （４） 、 （５）はゲート、（６）は
データ・バス。 （７） Ｉ （８）はゲート制御信号、（９）は（！’
ＰＵ、（ト）はインバータである。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- アナログ・デジタルコンバータを搭載したワンチップマ
イクロコンピュータにおいて、アナログ・デジタルコン
バータに変換結果をシフトさせる機能をもたせたことを
特徴とするアナログ・デジタルコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2238715A JPH04115381A (ja) | 1990-09-05 | 1990-09-05 | アナログ・デジタルコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2238715A JPH04115381A (ja) | 1990-09-05 | 1990-09-05 | アナログ・デジタルコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04115381A true JPH04115381A (ja) | 1992-04-16 |
Family
ID=17034194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2238715A Pending JPH04115381A (ja) | 1990-09-05 | 1990-09-05 | アナログ・デジタルコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04115381A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8532557B2 (en) | 2009-07-16 | 2013-09-10 | Ricoh Company, Ltd. | Attachment assist device and image forming apparatus including same |
-
1990
- 1990-09-05 JP JP2238715A patent/JPH04115381A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8532557B2 (en) | 2009-07-16 | 2013-09-10 | Ricoh Company, Ltd. | Attachment assist device and image forming apparatus including same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4709326A (en) | General locking/synchronization facility with canonical states and mapping of processors | |
| JPS6142306B2 (ja) | ||
| US4037209A (en) | Data processing system for converting from logical addresses to physical addresses | |
| US5504697A (en) | Limiter circuit producing data by use of comparison in effective digit number of data | |
| US5991872A (en) | Processor | |
| JPH04115381A (ja) | アナログ・デジタルコンバータ | |
| KR0173493B1 (ko) | Rom의 판독 전환 회로 | |
| JPS61228539A (ja) | アドレス変換回路 | |
| JPS6055911B2 (ja) | 主記憶装置 | |
| JPH01230125A (ja) | レジスタの部分的更新機能を持つデータ処理装置 | |
| SU1324106A1 (ru) | Г-триггер | |
| JPS6327746B2 (ja) | ||
| JPH0223458A (ja) | アドレス変換テーブルのアクセス制御方式 | |
| JP2604319Y2 (ja) | マイクロコンピュータ | |
| JPS59106047A (ja) | マイクロコンピユ−タ | |
| JPH0344748A (ja) | メモリデータ読出制御方式 | |
| JPS62172460A (ja) | デ−タ・ポインタ回路 | |
| JPS619725A (ja) | マイクロプログラム制御回路 | |
| SU1683011A1 (ru) | Устройство дл сложени и вычитани чисел по модулю | |
| JP2919841B2 (ja) | データ処理装置のテスト方法 | |
| JPS617934A (ja) | 汎用ビツト操作方式 | |
| JPS5897184A (ja) | アドレス変換方式 | |
| JPH02178836A (ja) | 中央演算処理装置 | |
| JPS63137343A (ja) | アドレス管理装置 | |
| JPH05189362A (ja) | バス変換システム |