JPH0411483A - 動きベクトル探索回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、ＴＶ会議等のように動画像を取り扱う伝送
装置に適用して好適な動きベクトル探索「従来の技術」 動画像を取り扱う伝送装置などにおいては、画像データ
を伝送する場合には画像圧縮技術が利用きれる。そのう
ち、特に動画符号化アルゴリズムにおける画像圧縮技術
の１つに動き補償予測かある。

動き補償とは、入力画像データのあるブロックを、前画
面の画像データとブロック単位（例えば、１６Ｘ１６画
素のブロック）で演算し、その結果が最小となるブロッ
クのベクトル（ＭＣＶ）を求めて予測符号化を行なうこ
とにより、動きの補償予測を行なうものである。

ＭＣＶを求める手段をベクトルの探索と呼んでいる。ベ
クトル探索は画面をｎＸｍ（例えば、ｎ。

ｍ−１６）のブロックに分割し、そのブロックのｘ、Ｙ
方向のあるＩＩＩＬＷＢ内で、ブａツク毎に各画素の輝
度値の差分とその絶対値を算出、累算し、その値が最小
となったブロックの方向のＸ、Ｙ値をベクトルとするも
のである。

ベクトル探索方法はその範囲内にある全てのブロックと
演算を行なうフルサーチと、演算するブロックのベクト
ルのＸ、Ｙ値を±４．±２．±１のように、ステップ的
に変化きせて演算を行なうステップサーチとがある。

ステップサーチによるベクトル探索を行なうための動き
ベクトル探索回路１００の従来例を第４図に示す。

参照メモリ２０は前画面用の画像メモリで、１画面分の
データが記憶されている。ブロックメモリ２２は入力画
像データ用のメモリで、１ブロック分のデータを記憶す
る。

ブロックメモリ２２に画像データが入力されると制御プ
ロセッサ２４は、アドレスジェネレータ２１に入力デー
タと比較される参照メモリ２０上のデータのアドレスを
発生する。その後、制御プロセッサ２４からの命令でシ
ーケンサ−２３が参照メモリ２０とブロックメモリ２２
に対して、データ転送のタイミングクロックを出力する
。

リードされた画像データはドライバー２５および２７を
通して演算回路２６に転送される。

演算回路２６は各画像メモリ２０．２２から転送されて
きた画像データ（同一アドレス上の画像データ）の差分
と絶対値を算出し、それらを累算する。演算結果は、制
御プロセッサ２４に送られる。

以上がベクトル探索を行なうための１回の演算処理であ
る。

ステップサーチを行なう場合には、±４のサーチではベ
クトルのＸ、Ｙ値をそれぞれ−４，０゜＋４とすると、
９種類のベクトルが存在するから、トータルして９回の
演算を行なうことになる。

したがって、３ステツプサーチを実行した場合は、ステ
ップを±４．±２．±１と変化させるため、合計２７回
の演算を行なう必要がある。制御プロセッサ２４は２７
回の演算結果からその最小値を算出し、最小となったブ
ロックのベクトルをＭＣＶとする。

ところで、第４図の構成では、演算は１ブロツク毎にし
か行なうことができず、高速のデータ処理が要求きれる
動画コーデック等では、処理スピードに問題がある。

この解決方法として並列にデータを処理する並列方法が
考えられる。そのブロック図を第５図に示す。

この構成は、３回の演算を並列に処理するために、参照
メモリ２０．３８．４２、アドレスジェネレータ２１．
３９．４３、ドライバー２５．４０．４４、演算回路２
６．４１．４５とそれぞれ３つ備えている。

演算方法は第４図の従来例と同じであるが、制御プロセ
ッサ２４は、アドレスジェネレータ２１゜３９．４３用
として３つの異なるアドレスを発生する。

［発明が解決しようとする課題］ ところで、この第５図の構成例では、データの演算は並
列に処理されるため、第４図の従来例よりも処理スピー
ドは速い。しかし、その反面、図の構成から明らかなよ
うに、ハードウェアの規模が大きくなりすぎるという欠
点がある。

そこで、この発明はこのような従来の課題を解決したも
のであって、ハードウェアの規模を大きくすることなく
、演算の処理スピードを速くできるようにした動きベク
トル探索回路を提案するものである。

「課題を解決するための手段」 上述の課題を解決するため、この発明においては、入力
画像データを前画面の画像データとブロック単位で演算
して最小ブロックの動きベクトルを算出するようにした
動きベクトル探索回路において、 前画面の画像データが供給される可変長遅延回路を有し
、 この可変長遅延回路を通した前画面の画像データと入力
画像データから動きベクトルを算出するようにしたこと
を特徴とするものである。

「作　用」 ベクトルの探索を行なう場合、３ステツプサーチのとき
は、参照メモリ１にストアされていた前画面用の画像デ
ータを所定時間遅らしながら可変長遅延口１１８９．１
１を通して演算回路１０．１２に転送する。

終段の可変長遅延回路１１への画像データの転送が終了
した段階で、改めて夫々の可変長遅延図Ｗｓ９．１１に
クロックを供給して画像データを演算回路１０．１２側
に送出する。

そうすると、第２図及び第３図のように、演算回路８で
はベクトル（＋４．−４）の演算処理が行なわれ、演算
回路１０ではベクトル（０，−４）の演算処理が行なわ
れ、そして演算回路１２ではベクトル（−４，−４）の
演算処理が行なわれることになる。そして、これらが同
時処理きれてベクトルの探索がなされる。

「実　施　例」 続いて、この発明に係る動ぎベクトル探索回路の一例を
、図面を参照して詳細に説明する。

ベクトルの探索は、上述したように入力画像データと前
画面の画像データの演算がブロックを単位として実行さ
れる。ステップサーチによってベクトルの探索を行なう
場合、そのステップ数は上述したと同しように、±４．
±２．±１の３ステ・ンブを例示する。

そのため、第１［Ｕに示すように、ブロックメモリ３に
は１６Ｘ１６画素を１ブロツクとする画像データか入力
される。

画像データが入力きれると、制御プロセッサ５かこの入
力ブロックに対応した前画面の参照メモリ１上の画像デ
ータのアドレスをアドレスジェネレータ２に発生する。

ステップサーチで±４の探索を行なう場合、制御プロセ
ッサ５は、入力ブロックがらベクトル（−４、−４）の
前画面データのアドレスを発生する。

次に、制御プロセッサ５はシーケンサ−４に対し、ブロ
ックメモリ３および参照メモリ１上における画像データ
の転送命令を出す。これによって、シーケンサ−４は、
各メモリ１．３に対してデータ転送のタイミングクロッ
クを発生する。画像データはドライバー６および７を通
し、演算＠＊８に転送される。

ここで、ベクトル（−４，−４）、（０゜４）、（＋４
．−４）のブロックと入力ブロックの演算を並列に処理
する場合、参照メモυｌから演算回路８および可変長遅
延図ａ９に第２１！ｚＪＡに示すタイミングクロックで
、１番目から２４番目までの画像データが転送される。

可変長遅延回路９に入力されたデータは、４クロツク遅
れて１番目から２０番目の画像データが可変長遅延回路
１１および演算回路１０に第２図Ｂに示すタイミングク
ロックで転送される。そして、可変長遅延図１１１に入
力されたＩｉｉ像データは、ざらに４クロツク遅れて、
１番目から１６番目の画像データが演算回路１２に第２
図Ｃに示すタイミングクロックで転送きれる。

演算回路１２に画像データが転送されるタイミングと同
じタイミングクロック（第２図Ｄ）に、演算回路８，１
０．１２にはドライバー７を介してブロックメモリ３か
ら入力画像データがリードきれて供給される。

従って、これら演算回路８，１０．１２で入力画像デー
タと演算される画像データは、演算回路８では９番目か
ら２４番目のデータ、演算回路１０ては５番目から２０
１目のデータ、演算回路１２では１番目から１６番目の
テ°−夕となる。

その結果、第３図に示すベクトルとブロックの関係から
明らかなように、演算回路８ではベクトル（＋４．−４
）の画像データ同志が比較され、演算回路１ｏてはベク
トル（０，−４）の画像データ同志か、演算回路１２で
はベクトル（−４゜４）の画像データ同志が演算される
。

そして、以上の処理が１６Ｘ１６画素のブロックの１ラ
イン分の演算で、これを１６ライン行なうことで、入力
ブロックと前画面の３ブロツクとの演算が同時に終了す
る。演算が終了すると演算結果は、制御プロセッサ５に
転送される。

次に、制御プロセッサ５は入力ブロックからベクトル（
−４，０）のアドレスをアドレスジェネレータ２に発生
し、ベクトル（−４，０）、（０゜０）、（＋４．０）
の演算を上記と同じ方法で行なう。

演算が終了し、演算結果か制御プロセッサ５に転送され
ると、さらにベクトル（−４，＋４）のアドレスを発生
し、ベクトル（−４，＋４）、（０，＋４）、（＋４．
＋４）の演算を行なう。

各ベクトルのブロックとの演算が終わったら、制御プロ
セッサ５は演算結果からブロックの最小値を求める。

ステップサーチでは更に±２．±１の演算を行い、その
最小値からＭＣＶを求めることによって動きベクトルの
探索が終了する。

ここで、±４のステップサーチが終了して、±２のステ
ップサーチによってベクトルの探索を行なう場合には、
データ転送時の可変長遅延回路９゜１１に対する画像デ
ータの遅れを２クロツクに、±１のベクトル探索を行な
う場合には画像データの遅れを１クロツクにして画像デ
ータの転送を行なえばよい。

また、上述した例では、３ステツプサーチを例示したが
、±８．±４．±２．±１の４ステツプサーチにも適用
できる。

「発明の効果」 以上のように、この発明によれば、データの演算を容易
に並列処理することかできるから、簡単な回路構成で高
速な動きベクトル探索処理を実現することができる。

したがって、この発明は動画伝送装置などの高速画像処
理系に適用して好適である。

【図面の簡単な説明】

第１図はこの発明に係る動きベクトル探索回路のブロッ
ク図、第２図はデータ転送りロックのタイミングチャー
トを示す波形図、第３図はベクトルとブロックの関係を
示す図、第４図及び第５図は従来の動きベクトル探索回
路のブロック図である。 １、　２０．　３８．４２ ・・・参照メモリ ３．２２・・・ブロックメモリ ２．２１，３９．４３ ・・・アドレスジェネレータ ２３、・・・シーケンサ ２４・・・制御プロセッサ １１・・・可変長遅延回路 １０．１２．２６，４１．４５ ・・・演算回路

Claims (1)

【特許請求の範囲】
1. （１）入力画像データを前画面の画像データとブロック
   単位で演算して最小ブロックの動きベクトルを算出する
   ようにした動きベクトル探索回路において、 前画面の画像データが供給される可変長遅延回路を有し
   、 この可変長遅延回路を通した前画面の画像データと入力
   画像データから動きベクトルを算出するようにしたこと
   を特徴とする動きベクトル探索回路。