JPH04114636U - メモリ装置 - Google Patents

Abstract

(57)【要約】 【目的】ＣＰＵからの同一アクセスサイクル内で、多数
のビットの故障や不具合を検出し、信頼性の高いメモリ
装置を実現する。 【構成】メモリ部に書込んだデータをラッチするラッチ
手段と、メモリ部から直前に書込んだデータをメモリ部
から再び読み出す書込みデータ読出手段と、このデータ
読出手段が読出したデータと前記ラッチ手段がラッチし
ているデータとを比較する比較手段とを設けて構成され
る。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、コンピュータ・システムなどに用いられるメモリ装置に関し、さら に詳しくは、メモリの書込みに際して多数ビットの書込み不良の検出が行えるよ うにしたメモリ装置に関する。

【０００２】

【従来の技術】

コンピュータ・システムに用いられるメモリの容量は、年々増大する傾向にあ る。この様なシステムにおいて、メモリ装置の障害は、メモリ容量が増大すれば それだけ確率も高くなって、システムの信頼性が低下することとなる。メモリ障 害は、経年変化や外的な要因により発生する。この様なメモリ障害によって引き 起こされる２次的な障害を避け、システムの信頼性を高くするためには、メモリ 障害が発生すると同時にそれを検出し、ＣＰＵがそのエラーに対して適切な処理 が行えるようにする必要がある。

【０００３】 従来より、データの誤りチェックに関して、データに１ビットのパリティビッ トを付加し、メモリからデータを読み出した時にパリティ・チェックを行う方式 が一般的に行われている。また、誤り訂正方式（ＥＣＣ：Error Checking and C orrecting ）を採用し、メモリに１ビットのエラーが発生しても自動修正ができ るようにして、システムの運転を継続して行えるようにしたものもある。

【０００４】

【考案が解決しようとする課題】

しかしながら、従来のシステムにおいては、不良を検出するビットに限界があ った。例えばパリティチェックの場合は、２ビット、ＥＣＣの場合は３ビット以 上の多数のビットの検出は不可能であった。

【０００５】 本考案は、この様な点に鑑みてなされたもので、同一ライト（書込み）サイク ル内に書込んだデータと、メモリから読み出したデータとを比較することで、多 数ビットの不良を検出できるようにし、信頼性の高いメモリ装置を実現すること を目的とする。

【０００６】

【課題を解決するための手段】

この様な目的を達成する本考案は、 メモリ部と、 このメモリ部に書込んだデータをラッチするラッチ手段と、 メモリ部から同一書込みサイクルにおいて直前に書込んだデータを再び読み出 す書込みデータ読みだし手段と、 この書込みデータ読みだし手段が読み出したデータと前記ラッチ手段がラッチ しているデータとを比較する比較手段と を設けたことを特徴とするメモリ装置である。

【０００７】

【作用】

比較手段は、ＣＰＵからの書込みアクセス内で、メモリ部に書込まれるデータ と、メモリ部に書込まれたデータを再び読出したデータとを比較する。そして、 読出されたデータが書込みデータと一致すれば、書込み動作が正常であるとし、 不一致の場合はエラーとして、ＣＰＵにそれを知らせる。

【０００８】

【実施例】

以下、図面を用いて本考案の実施例を詳細に説明する。

【０００９】 図１は、本考案の一実施例を示す構成ブロック図である。図において、１はメ モリ部、２はこのメモリ部に書込んだデータをラッチするラッチ手段、３はメモ リ部１から同一の書込みサイクルにおいて、直前に書込んだデータを再び読み出 す書込みデータ読出手段、４はデータ読出手段３が読出したデータと、ラッチ手 段２がラッチしているデータとを比較する比較手段、５はメモリ部１にアクセス するＣＰＵである。メモリ部１とラッチ手段２の入力端Ｄと、比較手段４の一方 の入力端Ａは、バスＢＳを介して互いに接続されている。また、ラッチ手段２の 出力端Ｑは、比較手段４の他方の入力端Ｂに接続されている。比較手段４からの 比較結果を出力する端子は、ＣＰＵ５に接続されている。

【００１０】 このように構成した装置の動作を説明すれば、以下の通りである。

【００１１】 図２は、ＣＰＵ５がメモリ部１に書込み動作を行う場合の動作の一例を示すフ ローチャートである。ＣＰＵ５がメモリ部１に書込みを行うと、同時にラッチ手 段２にその書込みデータがラッチされる。次に、書込みデータ読出手段３は、Ｃ ＰＵ５がいま書込んだアドレスを保持していて、書込みアドレスと同じアドレス を指定して、そのアドレスに直前に書込まれたデータＤＡを再び読出し、それを 比較手段４の一方入力端Ａに与える。比較手段４は、ラッチ手段２にラッチされ ていてＱ端子から出力されるデータＤＢと、書込みデータ読みだし手段３によっ てメモリ部１から読出されたデータＤＡとを比較する。そして、これらの各デー タを比較の結果、ＤＡ＝ＤＢであれば、書込み動作が正常に行われたと判断する 。また、ＤＡ≠ＤＢであれば、書込み動作が正常でないとして、エラー信号をＣ ＰＵ５に転送する。エラー信号を受けたＣＰＵ５は、書込みデータを再びメモリ 部１に出力して書込み動作を繰り返すとか、エラー発生の警報を出力するなどの 必要な処理を行うこととなる。なお、図２のフローチャートで示される書込み動 作は、ＣＰＵ５からの同一のアクセス内で実行される。

【００１２】

【考案の効果】

以上詳細に説明したように、本考案によれば、メモリ部に書込んだデータと、 書き込み後再びそのデータをメモリ部から読出して比較するようにしたもので、 ＣＰＵからの同一アクセスサイクル内で、多数のビットの故障や不具合を検出す ることができるので、信頼性の高いメモリ装置が実現できる。

【図面の簡単な説明】

【図１】本考案の一実施例の構成ブロック図である。

【図２】ＣＰＵがメモリ部に書込み動作を行う場合の動
作の一例を示すフローチャートである。

【符号の説明】

１ メモリ部 ２ ラッチ手段 ３ 書込みデータ読出手段 ４ 比較手段 ５ ＣＰＵ ＢＳ バス

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 ＣＰＵによってアクセスされるメモリ部
   を有するメモリ装置において、前記メモリ部に書込んだ
   データをラッチするラッチ手段と、メモリ部から直前に
   書込んだデータをメモリ部から再び読み出す書込みデー
   タ読みだし手段と、このデータ読みだし手段が読み出し
   たデータと前記ラッチ手段がラッチしているデータとを
   比較する比較手段とを設けたことを特徴とするメモリ装
   置。