JPH04114451A - 配線基板 - Google Patents
配線基板Info
- Publication number
- JPH04114451A JPH04114451A JP2235211A JP23521190A JPH04114451A JP H04114451 A JPH04114451 A JP H04114451A JP 2235211 A JP2235211 A JP 2235211A JP 23521190 A JP23521190 A JP 23521190A JP H04114451 A JPH04114451 A JP H04114451A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- metal
- wiring
- film
- ceramic thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002184 metal Substances 0.000 claims abstract description 35
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 239000010409 thin film Substances 0.000 claims abstract description 30
- 239000010408 film Substances 0.000 claims abstract description 25
- 239000000919 ceramic Substances 0.000 claims abstract description 22
- 229920005989 resin Polymers 0.000 claims abstract description 21
- 239000011347 resin Substances 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 239000000853 adhesive Substances 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims description 15
- 230000001070 adhesive effect Effects 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 2
- 229910052782 aluminium Inorganic materials 0.000 abstract 2
- 229910052802 copper Inorganic materials 0.000 abstract 2
- 239000011247 coating layer Substances 0.000 abstract 1
- 229910052737 gold Inorganic materials 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 10
- 230000017525 heat dissipation Effects 0.000 description 9
- 239000010949 copper Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- BYFGZMCJNACEKR-UHFFFAOYSA-N aluminium(i) oxide Chemical compound [Al]O[Al] BYFGZMCJNACEKR-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、動作に大電流を要し、また、発熱量も多い半
導体素子を複数搭載し、かつ半導体素子裏面を異なった
電位にするための配線基板に関するものである。
導体素子を複数搭載し、かつ半導体素子裏面を異なった
電位にするための配線基板に関するものである。
［従来の技術］
首記の用途に利用される従来の配線基板とじては、第３
図に示すように、焼結セラミック基材１上に金属ペース
トを印刷焼成して配線２を形成した厚膜配線基板や、第
４図に示すように、金属基材５上に樹脂絶縁層６を塗布
形成後、接着剤７を使って銅箔をつけ、その後エンチン
グにより配線２を形成した金属ベース基板がある。なお
、第３図、第４図の３は半導体素子、４はポンディング
ワイヤである。
図に示すように、焼結セラミック基材１上に金属ペース
トを印刷焼成して配線２を形成した厚膜配線基板や、第
４図に示すように、金属基材５上に樹脂絶縁層６を塗布
形成後、接着剤７を使って銅箔をつけ、その後エンチン
グにより配線２を形成した金属ベース基板がある。なお
、第３図、第４図の３は半導体素子、４はポンディング
ワイヤである。
従来のこの種の配線基板は、配線のシート抵抗が高い、
熱放散性が悪いという欠点があった。
熱放散性が悪いという欠点があった。
厚膜配線基板は、配線にＡｇ−ＰｄもしくはＡＵペース
トを印刷焼成したものを用いるため、シート抵抗は２−
３０ｍΩ／口と非常に大きい、また、基材は通常アルミ
ナ焼結体を用いるが、アルミナ焼結体は熱伝導率が小さ
く （７Ｘ１０−’ｋｃａｌ／閣・Ｓ・℃）熱放散性が
悪い。
トを印刷焼成したものを用いるため、シート抵抗は２−
３０ｍΩ／口と非常に大きい、また、基材は通常アルミ
ナ焼結体を用いるが、アルミナ焼結体は熱伝導率が小さ
く （７Ｘ１０−’ｋｃａｌ／閣・Ｓ・℃）熱放散性が
悪い。
金属ベース基板は、配線に銅箔を用いているが、その厚
みは通常３５ｎ程度であり、シート抵抗は０．５ｍΩ／
口と大きい、また、金属基材は熱伝導率が大きいものの
、樹脂絶縁層は熱伝導率が小さく（フィラー人樹脂０．
４ｘ １０−’ ｋｃａｌ ７ｗ −ｓ−”ｃ、フィラ
ー無樹脂０．０４ Ｘ １０−’ ｋｃａｌ ／ａ・Ｓ
・℃）基板全体の熱放散性は悪くなっている。
みは通常３５ｎ程度であり、シート抵抗は０．５ｍΩ／
口と大きい、また、金属基材は熱伝導率が大きいものの
、樹脂絶縁層は熱伝導率が小さく（フィラー人樹脂０．
４ｘ １０−’ ｋｃａｌ ７ｗ −ｓ−”ｃ、フィラ
ー無樹脂０．０４ Ｘ １０−’ ｋｃａｌ ／ａ・Ｓ
・℃）基板全体の熱放散性は悪くなっている。
このような課題が残されていると電子製品の動作性能や
耐久性に問題が生じる。
耐久性に問題が生じる。
このため、現在は、動作に大を流を要し、発熱量も多い
半導体素子を複数搭載し、かつ半導体素子裏面を異なっ
た電位にすることが要求されるパワーＭＯＳＦＥＴ等の
配線基板としては、シート抵抗０．２ｍΩ／口以下、基
板の熱伝導率４０×１０−” ｋｃａｌ ／履・Ｓ・°
Ｃ以上のものが要求されている。
半導体素子を複数搭載し、かつ半導体素子裏面を異なっ
た電位にすることが要求されるパワーＭＯＳＦＥＴ等の
配線基板としては、シート抵抗０．２ｍΩ／口以下、基
板の熱伝導率４０×１０−” ｋｃａｌ ／履・Ｓ・°
Ｃ以上のものが要求されている。
本発明は、かかる要求に応えた基板を捉供しようとする
ものである。
ものである。
本発明の配線基板は、上記の課題を解決するため、金属
基材の少なくとも半導体素子搭載部の表面にセラミック
薄膜をコーティングし、上記素子搭載部のセラミック薄
膜上には金属薄膜を直接形成し、素子搭載部の周辺部に
は樹脂フィルムに保持された低シート抵抗の配線金属を
、裏面側にある上記樹脂フィルムを接着剤で金属基材又
は基材表面のセラミンク薄膜に接合して設ける構成を採
用する。
基材の少なくとも半導体素子搭載部の表面にセラミック
薄膜をコーティングし、上記素子搭載部のセラミック薄
膜上には金属薄膜を直接形成し、素子搭載部の周辺部に
は樹脂フィルムに保持された低シート抵抗の配線金属を
、裏面側にある上記樹脂フィルムを接着剤で金属基材又
は基材表面のセラミンク薄膜に接合して設ける構成を採
用する。
かかる基板は、配線金属のシート抵抗が小さいため大電
流が流せる。また半導体素子は熱伝導率の大きい金属基
材上にセラミック薄膜を介して搭載されるが、セラミッ
ク薄膜は非常に薄くかつ熱伝導率も樹脂に比べ比較的高
い（Ａ１．Ｏ薄膜７×Ｘ １０−’ ｋｃａｌ ７ｗｍ
−ｓ ・”Ｃ）ため、良好な熱放散性を保つ、実際に
は、金属薄膜も介在されるが、これは熱放散性には殆ん
ど影響を及ぼさない。
流が流せる。また半導体素子は熱伝導率の大きい金属基
材上にセラミック薄膜を介して搭載されるが、セラミッ
ク薄膜は非常に薄くかつ熱伝導率も樹脂に比べ比較的高
い（Ａ１．Ｏ薄膜７×Ｘ １０−’ ｋｃａｌ ７ｗｍ
−ｓ ・”Ｃ）ため、良好な熱放散性を保つ、実際に
は、金属薄膜も介在されるが、これは熱放散性には殆ん
ど影響を及ぼさない。
そしてセラミック薄膜上に形成した金属薄膜と樹脂フィ
ルムで保持された配線との間をワイヤーボンディング等
で接続することによって、半導体素子裏面の電位を変え
、複数の半導体素子を搭載することが可能になる。
ルムで保持された配線との間をワイヤーボンディング等
で接続することによって、半導体素子裏面の電位を変え
、複数の半導体素子を搭載することが可能になる。
第１図及び第２図は本発明の一具体例である。
第１図の配線基板は、熱伝導率４０ Ｘ １０−’ ｋ
ｃａｌ／閣・Ｓ・°Ｃ以上の金属基材５上に、セラミッ
ク薄ａＳを部分的にコーティングし、半導体素子搭載部
のセラミック′ｆｌｌＩＩＩ上にＡｕ、ＡＩ、Ｃｕ等の
金属薄膜１０を形成しである。また、シート抵抗が０．
２ｍΩ／口以下となる厚みを持った安価で比抵抗の小さ
い材料、例えばＡ１、Ｃｕを樹脂フィルム８で保持した
後エツチングによって配線２を形成したものを樹脂フィ
ルムとコーテイング面との間で接着剤７により接合しで
ある。半導体素子搭載部分には予め配線、樹脂フィルム
が存在しないようにしておく。このようにしてセラミッ
ク薄膜上に形成した金属簿膜１０と樹脂フィルム８に保
持された配線２との間をボンディングワイヤ４等で接続
すると、所望の配線基板が形成される。
ｃａｌ／閣・Ｓ・°Ｃ以上の金属基材５上に、セラミッ
ク薄ａＳを部分的にコーティングし、半導体素子搭載部
のセラミック′ｆｌｌＩＩＩ上にＡｕ、ＡＩ、Ｃｕ等の
金属薄膜１０を形成しである。また、シート抵抗が０．
２ｍΩ／口以下となる厚みを持った安価で比抵抗の小さ
い材料、例えばＡ１、Ｃｕを樹脂フィルム８で保持した
後エツチングによって配線２を形成したものを樹脂フィ
ルムとコーテイング面との間で接着剤７により接合しで
ある。半導体素子搭載部分には予め配線、樹脂フィルム
が存在しないようにしておく。このようにしてセラミッ
ク薄膜上に形成した金属簿膜１０と樹脂フィルム８に保
持された配線２との間をボンディングワイヤ４等で接続
すると、所望の配線基板が形成される。
３は半導体素子であり、その上面は配線２に接続される
。
。
第２図の配線基板は、金属基材５の上面全体にセラミッ
ク薄８９を設け、その薄膜上に樹脂フィルム８を設けた
もので、その他の構成は第１図と同しである。
ク薄８９を設け、その薄膜上に樹脂フィルム８を設けた
もので、その他の構成は第１図と同しである。
以下に、より詳細な実施例を挙げる６
（実 験１）
第１図の構造の配線基板を以下の構成で作成した。
金属基材５−Ｃｕ（ｔ２ｍ＋）、
接着剤７−ポリイミド系接着剤、
樹脂フィルム８−ポリイミドフィルム（’７５ｎ）配線
２ Ｃｕ（ＪＯＯｉｒｍ）、 セラミック薄膜９−Ａ１□０．薄膜（’１０ｕ）、金属
薄膜１０ Ａｌ （’５１ｎａ）、結果・・・・・・
配線Ｃｕのシート抵抗を測定したところ０．１８ｍΩ／
口前後の値が得られた。また５００趨幅の配線を形成し
、ＩＯＡの電流を流すことが可能になった。
２ Ｃｕ（ＪＯＯｉｒｍ）、 セラミック薄膜９−Ａ１□０．薄膜（’１０ｕ）、金属
薄膜１０ Ａｌ （’５１ｎａ）、結果・・・・・・
配線Ｃｕのシート抵抗を測定したところ０．１８ｍΩ／
口前後の値が得られた。また５００趨幅の配線を形成し
、ＩＯＡの電流を流すことが可能になった。
（実 験２）
第１図の構造の配線基板を以下の構成で作成した。
金属基材５−Ｃｕ （’２■）、
接着剤７−エポキシ系接着剤、
樹脂フィルム８−ポリイミドフィルム（ｔ７５ｉｒＴｓ
）配線２−Ｃｕ （ｔ］ ＯＯｐｍ）、 セラミック薄膜９ Ａ Ｉ ｚ ＯｚｍＷ１４ （’
１０ ｎ）、金属３１１ｉ：１０ Ｃｕ （ｔ５４
）、結果・・・・・・実施例（＋）と同じ特性が得られ
た。
）配線２−Ｃｕ （ｔ］ ＯＯｐｍ）、 セラミック薄膜９ Ａ Ｉ ｚ ＯｚｍＷ１４ （’
１０ ｎ）、金属３１１ｉ：１０ Ｃｕ （ｔ５４
）、結果・・・・・・実施例（＋）と同じ特性が得られ
た。
（実 験３）
基板の熱放散性について、基板の熱抵抗をシュミレーシ
ヨンによって調査した。基板を第５図のようにモデル化
し、基材の部分がＡ１□０．（厚膜配線基板の場合に対
応）、フィラー人エポキシ樹脂絶縁層＋ＡＩ（金属ベー
ス基板に対応）、Ａｌ２Ｏ、薄膜＋Ａ、＋（本発明に対
応）のそれぞれの場合について計算を行った。結果を下
表に示す。
ヨンによって調査した。基板を第５図のようにモデル化
し、基材の部分がＡ１□０．（厚膜配線基板の場合に対
応）、フィラー人エポキシ樹脂絶縁層＋ＡＩ（金属ベー
ス基板に対応）、Ａｌ２Ｏ、薄膜＋Ａ、＋（本発明に対
応）のそれぞれの場合について計算を行った。結果を下
表に示す。
常に優れたものとなっている。
以上説明したように、本発明の基板はシート抵抗が低く
熱放散性に優れているため、動作に大電流を要しかつ発
熱量の多い半導体素子を搭載する配線基板として利用す
ると効果的である。
熱放散性に優れているため、動作に大電流を要しかつ発
熱量の多い半導体素子を搭載する配線基板として利用す
ると効果的である。
第１図及び第２図は、本発明の配線基板の一実施例を示
す断面図、第３図は厚膜配線基板の断面図、第４回は金
属ベース基板の断面図、第５図（ａ）、（ｂ）は熱抵抗
の調査に用いたモデル基板の斜視図と側面図である。 ２・・・・・・配線、 ３・・・・・・半導体素
子、４・・・・・・ボンディングワイヤ、 ５・・・・・・金属基材、 ７・・・・・・接着剤、
８・・・・・・樹脂フィルム、９・・・・・・セラミッ
ク薄膜、１０・・・・・・金属”ａ膜。 これから判るように本発明の構造は熱放散性に非第４図 第５図 （ｂ） 理想放熱
す断面図、第３図は厚膜配線基板の断面図、第４回は金
属ベース基板の断面図、第５図（ａ）、（ｂ）は熱抵抗
の調査に用いたモデル基板の斜視図と側面図である。 ２・・・・・・配線、 ３・・・・・・半導体素
子、４・・・・・・ボンディングワイヤ、 ５・・・・・・金属基材、 ７・・・・・・接着剤、
８・・・・・・樹脂フィルム、９・・・・・・セラミッ
ク薄膜、１０・・・・・・金属”ａ膜。 これから判るように本発明の構造は熱放散性に非第４図 第５図 （ｂ） 理想放熱
Claims (1)
- （１）金属基材の少なくとも半導体素子搭載部の表面に
セラミック薄膜をコーティングし、上記素子搭載部のセ
ラミック薄膜上には金属薄膜を直接形成し、素子搭載部
の周辺部には樹脂フィルムに保持された低シート抵抗の
配線金属を、裏面側にある上記樹脂フィルムを接着剤で
金属基材又は基材表面のセラミック薄膜に接合して設け
てある配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2235211A JPH04114451A (ja) | 1990-09-04 | 1990-09-04 | 配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2235211A JPH04114451A (ja) | 1990-09-04 | 1990-09-04 | 配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04114451A true JPH04114451A (ja) | 1992-04-15 |
Family
ID=16982729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2235211A Pending JPH04114451A (ja) | 1990-09-04 | 1990-09-04 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04114451A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019160907A (ja) * | 2018-03-09 | 2019-09-19 | マクセルホールディングス株式会社 | 回路部品 |
-
1990
- 1990-09-04 JP JP2235211A patent/JPH04114451A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019160907A (ja) * | 2018-03-09 | 2019-09-19 | マクセルホールディングス株式会社 | 回路部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20150132089A (ko) | 집적된 열 확산기를 구비한 파워 저항기 | |
| JPH05500733A (ja) | 印刷配線板複合構造体 | |
| JP3758331B2 (ja) | 半導体装置用のシャント抵抗素子およびその実装方法並びに半導体装置 | |
| JPS59126665A (ja) | 厚膜混成集積回路 | |
| JPH08107166A (ja) | 放熱用フィン | |
| WO2002025731A1 (en) | Electronic equipment | |
| JP3520540B2 (ja) | 多層基板 | |
| JPH04114451A (ja) | 配線基板 | |
| JP2000286292A (ja) | 支持体にろう付けされる電力部品とその取付け方法 | |
| JP2001135789A (ja) | 積層セラミック基板及びこれを用いたパワーモジュール用基板 | |
| JPS63217648A (ja) | 発熱体の放熱構造 | |
| JPH04114452A (ja) | 配線基板 | |
| JP2001135753A (ja) | 半導体モジュール用基板及びその製造方法 | |
| JPH04114454A (ja) | 配線基板 | |
| JPH04114453A (ja) | 配線基板 | |
| JPH0636592Y2 (ja) | 混成集積回路装置 | |
| JP3510813B2 (ja) | ハイブリッドモジュール | |
| JPH01137690A (ja) | 電気回路基板 | |
| JP3094361U (ja) | 部品実装用セラミック基板 | |
| JPH056714Y2 (ja) | ||
| JPH0631723Y2 (ja) | 半導体装置 | |
| JPH098188A (ja) | ヒートスプレッダー | |
| JPS59224149A (ja) | 発熱電子素子の取付構造 | |
| JPH0231794Y2 (ja) | ||
| JPH1117047A (ja) | 電子部品搭載用基板 |