JPH04114290A - データ駆動形プロセツサ装置 - Google Patents
データ駆動形プロセツサ装置Info
- Publication number
- JPH04114290A JPH04114290A JP23493890A JP23493890A JPH04114290A JP H04114290 A JPH04114290 A JP H04114290A JP 23493890 A JP23493890 A JP 23493890A JP 23493890 A JP23493890 A JP 23493890A JP H04114290 A JPH04114290 A JP H04114290A
- Authority
- JP
- Japan
- Prior art keywords
- data
- controller
- ignition
- firing
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 14
- 239000000872 buffer Substances 0.000 claims abstract description 12
- 125000004122 cyclic group Chemical group 0.000 claims abstract description 6
- 238000010304 firing Methods 0.000 claims description 48
- 230000006870 function Effects 0.000 claims description 2
- 238000013500 data storage Methods 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 4
- GVBNSPFBYXGREE-UHFFFAOYSA-N Visnadine Natural products C1=CC(=O)OC2=C1C=CC1=C2C(OC(C)=O)C(OC(=O)C(C)CC)C(C)(C)O1 GVBNSPFBYXGREE-UHFFFAOYSA-N 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
Landscapes
- Control By Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、複数発火制御器を用いることでデッドロッ
クを防止する。データ駆動形ブロセ、す装置に関するも
のである。
クを防止する。データ駆動形ブロセ、す装置に関するも
のである。
［従来の技術］
一般に、データ駆動形プロセッサ装置でデッドロックを
回避するには８発火制御器や巡回パイプラインの記憶容
量を太きくシ、バイブラインのロックを起こさないよう
にしなければならない。即ち７プログラムの並列度にた
いして十分大きな記憶容量を持つ発火制御器や１巡回バ
イブラインを構成し、なければならない。従来このよう
な要求に答えるため１図３に示すようなデータ駆動形プ
ロセッサ装置が提案されている。図において、（１）は
外部からのデータ読み込みを制御する入力制御器（３）
はデータ同士の発火を制御する発火制御器、（４）は発
・ｋデータを記憶するデータメモリ、（５）は送られて
きたデータにしたがって演算をおこなう＾１．Ｕ（６）
は外部にデータを書き込む制御をおこなう出力制御器、
（７）はデソドロツタ回避のために設けられたＦＩＦＯ
バッファ記憶器である。各処理器はそれぞれ内部に小規
模のバッファ記憶装置を搭載しており、（７）のＦＩＦ
Ｏバッファ記憶装置とともに巡回バイブラインを構成し
ている。
回避するには８発火制御器や巡回パイプラインの記憶容
量を太きくシ、バイブラインのロックを起こさないよう
にしなければならない。即ち７プログラムの並列度にた
いして十分大きな記憶容量を持つ発火制御器や１巡回バ
イブラインを構成し、なければならない。従来このよう
な要求に答えるため１図３に示すようなデータ駆動形プ
ロセッサ装置が提案されている。図において、（１）は
外部からのデータ読み込みを制御する入力制御器（３）
はデータ同士の発火を制御する発火制御器、（４）は発
・ｋデータを記憶するデータメモリ、（５）は送られて
きたデータにしたがって演算をおこなう＾１．Ｕ（６）
は外部にデータを書き込む制御をおこなう出力制御器、
（７）はデソドロツタ回避のために設けられたＦＩＦＯ
バッファ記憶器である。各処理器はそれぞれ内部に小規
模のバッファ記憶装置を搭載しており、（７）のＦＩＦ
Ｏバッファ記憶装置とともに巡回バイブラインを構成し
ている。
従来のデータ駆動形プロセッサ装置は上記のように構成
されているので、デッドロックを回避するにあたり１発
火制御器でハツシュ衝突した場合は９全欠制御器内のデ
ータで優先順位の低いデータを未発火状態のまま巡回バ
イブラインに出力し常に優先順位の高いデータを発火制
御器に保存するように１７でいた。
されているので、デッドロックを回避するにあたり１発
火制御器でハツシュ衝突した場合は９全欠制御器内のデ
ータで優先順位の低いデータを未発火状態のまま巡回バ
イブラインに出力し常に優先順位の高いデータを発火制
御器に保存するように１７でいた。
［発明が解決しようとする課題１
従来のデータ駆動形プロセッサ装置は、上記のようにハ
ツシュ衝突がおこると未発火状態のデータを巡回バイブ
ラインに出力していたので２発火制御器の内部容量が少
ないと用意されている容量量−１−のデータがデータ駆
動形ブロセ・ソサ装置内で生成された場合データの流れ
が止まり、処理が中１トされる。従来のデータ駆動形ブ
ロセ、す装置では、各部の記憶容量を上げることでデッ
ドロックになる確率を減らし７てきた。しかし、処理効
率の低ドやハードウェア規模の肥大等の問題があり有効
な手段で１４なかった。
ツシュ衝突がおこると未発火状態のデータを巡回バイブ
ラインに出力していたので２発火制御器の内部容量が少
ないと用意されている容量量−１−のデータがデータ駆
動形ブロセ・ソサ装置内で生成された場合データの流れ
が止まり、処理が中１トされる。従来のデータ駆動形ブ
ロセ、す装置では、各部の記憶容量を上げることでデッ
ドロックになる確率を減らし７てきた。しかし、処理効
率の低ドやハードウェア規模の肥大等の問題があり有効
な手段で１４なかった。
この発明は、このような課題を解消するためになされた
もので、処理効率の向上とデンドロツクを解消できるデ
ータ駆動形ブロセ、す装置を得ることを目的とするもの
である。
もので、処理効率の向上とデンドロツクを解消できるデ
ータ駆動形ブロセ、す装置を得ることを目的とするもの
である。
［課題を解決するたぬの手段］
この発明にかかるデータ駆動形プロセノ”＋装置は、デ
ータのマツチングを検出する発大制御器を複数個巡回バ
イブライン内に配置した発・大制御部と その発・大制
御部でのノ・・ソシュ衝突防止り段と各発火制御器での
発大制御手段と、各発火制御器同士でのデータ転送手段
とを設けたものである。
ータのマツチングを検出する発大制御器を複数個巡回バ
イブライン内に配置した発・大制御部と その発・大制
御部でのノ・・ソシュ衝突防止り段と各発火制御器での
発大制御手段と、各発火制御器同士でのデータ転送手段
とを設けたものである。
［作用ａ
この発明においては２発大制御部を分散させることによ
り発火制御部の記憶容量を増し、同時発火数をふやすこ
とによりバイブライン内でデータの処理効率を高め、デ
ータ流の停止を防ぎ、デッドロックを回避することがで
きる。
り発火制御部の記憶容量を増し、同時発火数をふやすこ
とによりバイブライン内でデータの処理効率を高め、デ
ータ流の停止を防ぎ、デッドロックを回避することがで
きる。
１実施例］
第１図はこの発明によるデータ駆動形ブロセ・ノ廿装置
の一実施例の全体構成図である。この実施例は第１図か
ら明らかなように２発火制御器（２）を３個備えた発火
制御部を設け、各発大制御器での発火制御手段と、各発
火制御器同士でのデータ転送手段によって未発火状態の
データをバイブラインに出力することを防止し、不要な
データによるバイブラインの充足を抑制しデータの処理
効率を−Ｌげ、ハツシュ衝突防止手段でバッジ＝の衝突
を押さえるよろに構成されている。
の一実施例の全体構成図である。この実施例は第１図か
ら明らかなように２発火制御器（２）を３個備えた発火
制御部を設け、各発大制御器での発火制御手段と、各発
火制御器同士でのデータ転送手段によって未発火状態の
データをバイブラインに出力することを防止し、不要な
データによるバイブラインの充足を抑制しデータの処理
効率を−Ｌげ、ハツシュ衝突防止手段でバッジ＝の衝突
を押さえるよろに構成されている。
第２図は第１図の実施例に使用される発火制御部内の発
火制御器の一構成図である。発火制御器は、入力バッフ
ァ（８）、タグマツチング部（９）、データ記憶部（１
０）、データ転送制御部（１１）、バケットアセンブラ
部（１２）、未発火データ出力制御部（＋３）を有して
いる。
火制御器の一構成図である。発火制御器は、入力バッフ
ァ（８）、タグマツチング部（９）、データ記憶部（１
０）、データ転送制御部（１１）、バケットアセンブラ
部（１２）、未発火データ出力制御部（＋３）を有して
いる。
次に上記実施例の動作を第１図、第２図を参照しながら
説明する。先ず外部入力から入力されたデータは入力制
御器（１）に入力されＦＩＦＯ（７）からくるデータと
バスを競合しないように制御されて発火制御部（２）に
送られる。発火制御部（２）では先ずデータは発火制御
器Ａに入力される。発大制御にあたり１巡回バイブライ
ンから入力されたデータは、入力バッファ（８）に入力
される。人力バッファ（８）は、ＦＩＦＯ式のメモリと
なっておりタグマツチング部（９）にデータがなくなる
と、タグマツチング部（９）にデータを入力する。タグ
マツチング部（９）では、入力されたデータのタグとデ
ータ記憶部（１０）に記憶されているデータのタグの比
較処理をおこない発火の有無を確認する。発火可能のと
きは。
説明する。先ず外部入力から入力されたデータは入力制
御器（１）に入力されＦＩＦＯ（７）からくるデータと
バスを競合しないように制御されて発火制御部（２）に
送られる。発火制御部（２）では先ずデータは発火制御
器Ａに入力される。発大制御にあたり１巡回バイブライ
ンから入力されたデータは、入力バッファ（８）に入力
される。人力バッファ（８）は、ＦＩＦＯ式のメモリと
なっておりタグマツチング部（９）にデータがなくなる
と、タグマツチング部（９）にデータを入力する。タグ
マツチング部（９）では、入力されたデータのタグとデ
ータ記憶部（１０）に記憶されているデータのタグの比
較処理をおこない発火の有無を確認する。発火可能のと
きは。
タグマツチング部（９）のデータと、データ記憶部（１
０）のデータとからバケットアセンブラ部（＋２）で発
火データを作成シ７．それを巡回バイブラインに出力し
、データメモリ（４）に入力される。発火可能でない場
合には、タグマツチング部（９）のデータはデータ転送
制御部（月）に入力される。データ転送制御部（］＋１
では、Ｆ位発火制御器（発火制御器Ｂ）からのデータ入
力とデータ記憶部（１０）の利用可能容量からデータ転
送先を決定する。データ記憶部（ＪＯ）の容量がない場
合にはデータを下位発大器（発火制御器Ｂ）に出力する
。データ記憶部（１０）の容量がある場合でも下位発大
制御器（発大制御器Ｂ）からの人力データがある場合は
、このデータとタグの比較処理を行い発火可能の場合は
バケ・・。
０）のデータとからバケットアセンブラ部（＋２）で発
火データを作成シ７．それを巡回バイブラインに出力し
、データメモリ（４）に入力される。発火可能でない場
合には、タグマツチング部（９）のデータはデータ転送
制御部（月）に入力される。データ転送制御部（］＋１
では、Ｆ位発火制御器（発火制御器Ｂ）からのデータ入
力とデータ記憶部（１０）の利用可能容量からデータ転
送先を決定する。データ記憶部（ＪＯ）の容量がない場
合にはデータを下位発大器（発火制御器Ｂ）に出力する
。データ記憶部（１０）の容量がある場合でも下位発大
制御器（発大制御器Ｂ）からの人力データがある場合は
、このデータとタグの比較処理を行い発火可能の場合は
バケ・・。
トアセンブラ部（１２）へ両データを５発火可能でない
場合には、タグマツチング部（９）からのデータは下位
発火制御器（発・友制御器Ｂ）へ、下位発火制御器（発
火制御器Ｂ）からのデータはデータ記憶部（１０）へ、
それぞれ入力される。なお、未発火データ出力制御部（
１３）は発大制御器Ａが最上位発大制御器であるため、
より上位の発火制御器が存在しないため出力はない。
場合には、タグマツチング部（９）からのデータは下位
発火制御器（発・友制御器Ｂ）へ、下位発火制御器（発
火制御器Ｂ）からのデータはデータ記憶部（１０）へ、
それぞれ入力される。なお、未発火データ出力制御部（
１３）は発大制御器Ａが最上位発大制御器であるため、
より上位の発火制御器が存在しないため出力はない。
発火制御器Ｂは上位発火制御器（発大制御器Ａ）のデー
タ転送制御部（１１）から出力されたデータを入力バノ
ファ（８）に人力する。以降は発大制御器Ａと同様の動
作を行う。このときの下位発火制御器は発火制御器Ｃと
なる。発火制御器Ａの動作と相違するのは発火制御器Ｂ
には上位発火制御器４発大制御器Ａ）が存在シ７．未発
大データ出力制御部（Ｊ３）は１位発火制御器（発火制
御器Ａ）のデータ記憶部（１０）の容量を確認シ２．容
量がありかつ自らのデータ記憶部（１０）にデータがあ
る場合は上位発大制御器（発大制御器Ａ）にデータ記憶
部（１０）からデータを取り出し５て人力する。
タ転送制御部（１１）から出力されたデータを入力バノ
ファ（８）に人力する。以降は発大制御器Ａと同様の動
作を行う。このときの下位発火制御器は発火制御器Ｃと
なる。発火制御器Ａの動作と相違するのは発火制御器Ｂ
には上位発火制御器４発大制御器Ａ）が存在シ７．未発
大データ出力制御部（Ｊ３）は１位発火制御器（発火制
御器Ａ）のデータ記憶部（１０）の容量を確認シ２．容
量がありかつ自らのデータ記憶部（１０）にデータがあ
る場合は上位発大制御器（発大制御器Ａ）にデータ記憶
部（１０）からデータを取り出し５て人力する。
発・友制御器Ｃは上位発火制御器（発火制御器Ｂ）のデ
ータ転送制御部（］】）から出力されたデータを入カバ
ソファ（８）に入力する。以降は発大制御器Ｂと同様の
動作を行う。このときの上位発大制御器は発火制御器Ｂ
となる。発大制御器Ｂの動作と相違するのは１発大制御
器Ｃが最下位発火制御器であるため、より下位の発火制
御器が存在し７ないためデータ転送制御部（１１）から
の出力は巡回パイプラインに未発火データとして出力さ
れる。
ータ転送制御部（］】）から出力されたデータを入カバ
ソファ（８）に入力する。以降は発大制御器Ｂと同様の
動作を行う。このときの上位発大制御器は発火制御器Ｂ
となる。発大制御器Ｂの動作と相違するのは１発大制御
器Ｃが最下位発火制御器であるため、より下位の発火制
御器が存在し７ないためデータ転送制御部（１１）から
の出力は巡回パイプラインに未発火データとして出力さ
れる。
発火制御部（２）から出力されたデータはデータメモリ
（４）へ入力され、該当する演算データを取り込んで＾
１．Ｉ＋（５）に出力される。＾Ｌｌｌ（５）では入力
されたデータに基づいて演算処理を行い結果を出力制御
器（６）に入力する。出力制御器（６）では入力された
データの属性を調べて１ データを外部に出力する。も
しくは再び演算を行うためにデータを巡回バイブライン
内に桟すようにデータをＦＩＦＯバッファ（７）に入力
する。ＦＩＦＯバッファ（７）は入力制御器（］）が、
データ入力可能状態になったときにデータを入力制御器
に入力する。
（４）へ入力され、該当する演算データを取り込んで＾
１．Ｉ＋（５）に出力される。＾Ｌｌｌ（５）では入力
されたデータに基づいて演算処理を行い結果を出力制御
器（６）に入力する。出力制御器（６）では入力された
データの属性を調べて１ データを外部に出力する。も
しくは再び演算を行うためにデータを巡回バイブライン
内に桟すようにデータをＦＩＦＯバッファ（７）に入力
する。ＦＩＦＯバッファ（７）は入力制御器（］）が、
データ入力可能状態になったときにデータを入力制御器
に入力する。
なお、上記実施例は発火制御器が３台ある場合のデータ
駆動形ブロセノ号装置であるが１発火制御器数をさらに
増加させることは可能である。
駆動形ブロセノ号装置であるが１発火制御器数をさらに
増加させることは可能である。
［発明の効果］
以上のようにこの発明によれば１発大制御器を分散する
構成をとり７分散処理ができるように発火制御器の内部
構成を構築したので、たとえ最上位の発火制御器が容量
オーバーしても下位の発火制御器が動作することでデッ
ドロックを回避することができ、また、ハツシュ衝突を
回避し処理に遅滞のないデータ駆動形プロセッサ装置を
構成することができる。
構成をとり７分散処理ができるように発火制御器の内部
構成を構築したので、たとえ最上位の発火制御器が容量
オーバーしても下位の発火制御器が動作することでデッ
ドロックを回避することができ、また、ハツシュ衝突を
回避し処理に遅滞のないデータ駆動形プロセッサ装置を
構成することができる。
第１図はこの発明によるデータ駆動形ブロセ。
→装置の一実施例の全体構成図、第２図はそのデータ駆
動形プロセッサ装置の発大制御器の内部構成図、第３図
は従来のデータ駆動形プロセッサ装置の構成図である。 図において、り１）は入力制御器、（２）は発火制御部
（３）はそれぞれの発火制御器、（４）はデータメモリ
（５）はＡＬＵ、（６）は出力制御器、（７）はＦＩＦ
Ｏバッファ（８）は入カバソファ、（９）はタグマツチ
ング部、 （１０）はデータ記憶部、（ＩＩ）はデータ
転送制御部、 （１２）はバケットアセンブラ部、 （
１３）は未発火データ出力制御部、ａは巡回バイブライ
ンもシ、＜は上位発火制御器からの入力点、ｂは下位発
大制御器からの入力点、Ｃは巡回パイプラインへの出力
点、ｄは上位発火制御器への出力点、ｅは下位発火制御
器への出力点である。 なお１図中同一あるいは相当部分には同一符号を付して
示しである。
動形プロセッサ装置の発大制御器の内部構成図、第３図
は従来のデータ駆動形プロセッサ装置の構成図である。 図において、り１）は入力制御器、（２）は発火制御部
（３）はそれぞれの発火制御器、（４）はデータメモリ
（５）はＡＬＵ、（６）は出力制御器、（７）はＦＩＦ
Ｏバッファ（８）は入カバソファ、（９）はタグマツチ
ング部、 （１０）はデータ記憶部、（ＩＩ）はデータ
転送制御部、 （１２）はバケットアセンブラ部、 （
１３）は未発火データ出力制御部、ａは巡回バイブライ
ンもシ、＜は上位発火制御器からの入力点、ｂは下位発
大制御器からの入力点、Ｃは巡回パイプラインへの出力
点、ｄは上位発火制御器への出力点、ｅは下位発火制御
器への出力点である。 なお１図中同一あるいは相当部分には同一符号を付して
示しである。
Claims (1)
- 処理を並列におこなう巡回パイプライン処理機能を備え
たリングバス、前記リングバスに接続され送られてきた
データを処理するＡＬＵ、前記ＡＬＵに並列接続され、
プログラムの記憶をおこなうプログラムメモリ、リング
バスとのデータの入出力を制御する入出力制御器、リン
グバス内に設けられデータの流れの緩衝をおこなうＦＩ
ＦＯバッファ、リングバスに接続されデータを記憶する
データメモリ、データの発火検出をおこなう発火制御器
（Ｆ／Ｃ）前記発火制御器を複数個備えた発火制御部、
この発火制御部でのデッドロックを回避し、処理効率を
上げる発火制御手段を備えたデータ駆動形プロセッサ装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23493890A JPH04114290A (ja) | 1990-09-05 | 1990-09-05 | データ駆動形プロセツサ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23493890A JPH04114290A (ja) | 1990-09-05 | 1990-09-05 | データ駆動形プロセツサ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04114290A true JPH04114290A (ja) | 1992-04-15 |
Family
ID=16978626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23493890A Pending JPH04114290A (ja) | 1990-09-05 | 1990-09-05 | データ駆動形プロセツサ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04114290A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6374801B1 (en) * | 1999-03-22 | 2002-04-23 | Robert Bosch Gmbh | Ignition control device and method |
-
1990
- 1990-09-05 JP JP23493890A patent/JPH04114290A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6374801B1 (en) * | 1999-03-22 | 2002-04-23 | Robert Bosch Gmbh | Ignition control device and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Siegel et al. | PASM: A partitionable SIMD/MIMD system for image processing and pattern recognition | |
| CA1172376A (en) | Interrupt coupling and monitoring system | |
| EP0429733A2 (en) | Multiprocessor with crossbar between processors and memories | |
| EP0211614A2 (en) | Loop control mechanism for a scientific processor | |
| JPH036534B2 (ja) | ||
| US11086574B2 (en) | Machine perception and dense algorithm integrated circuit | |
| JPH04114290A (ja) | データ駆動形プロセツサ装置 | |
| US6526500B1 (en) | Data driven type information processing system consisting of interconnected data driven type information processing devices | |
| JPH0564954U (ja) | データ駆動形プロセッサ装置 | |
| US5542080A (en) | Method for controlling execution of data driven type information processor | |
| JPH0520152U (ja) | データ駆動形プロセツサ装置 | |
| JPS61201338A (ja) | デ−タフロ−処理装置 | |
| JPS61182161A (ja) | マルチプロセツサ処理方式 | |
| JPS6239792B2 (ja) | ||
| JP2653367B2 (ja) | メモリアクセス制御方式 | |
| JPH0254362A (ja) | 並列処理コンピュータ | |
| JPH043206A (ja) | プログラマブルシーケンスコントローラ | |
| JPS6119072B2 (ja) | ||
| JPH01188947A (ja) | データ処理装置 | |
| JPS63196967A (ja) | デ−タ転送制御装置 | |
| JPS628243A (ja) | キヤツシユ・メモリ | |
| JPS5936836A (ja) | 割込み制御装置 | |
| JPH0521262B2 (ja) | ||
| JPS60205647A (ja) | デ−タ処理装置 | |
| JPS6149270A (ja) | マルチプロセツサシステムの入／出力制御方式 |