JPH04111755U - サーデイツプタイプ固体撮像素子のインナーリード形状 - Google Patents

サーデイツプタイプ固体撮像素子のインナーリード形状

Info

Publication number
JPH04111755U
JPH04111755U JP4037791U JP4037791U JPH04111755U JP H04111755 U JPH04111755 U JP H04111755U JP 4037791 U JP4037791 U JP 4037791U JP 4037791 U JP4037791 U JP 4037791U JP H04111755 U JPH04111755 U JP H04111755U
Authority
JP
Japan
Prior art keywords
inner lead
image
low melting
type solid
melting point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4037791U
Other languages
English (en)
Other versions
JP2572461Y2 (ja
Inventor
尚一 北山
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to JP1991040377U priority Critical patent/JP2572461Y2/ja
Publication of JPH04111755U publication Critical patent/JPH04111755U/ja
Application granted granted Critical
Publication of JP2572461Y2 publication Critical patent/JP2572461Y2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】サーディップタイプ固体撮像素子のリード線の
ワイヤボンディングの際の画像認識の誤りを防止する。 【構成】セラミックベース１上に低融点ガラス３で接着
されるリードフレーム４のインナーリード５の先端を低
融点ガラス３より突出させる。 【効果】インナーリードを画像認識する際に、誤って低
融点ガラスの反射像を画像認識することがなく、ワイヤ
ボンディングの自動化による効率および品質向上がはか
れる。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
この考案は、半導体装置における固体撮像素子に関するものである。
【０００２】
【従来の技術】
従来技術のサーディップタイプ固体撮像素子は図５に示すような断面形状、図 ６に示すような平面形状をしており、セラミックベース１上に低融点ガラス３で 接着されたリードフレーム４の上部にウインドフレーム８がやはり低融点ガラス ３で接着されてパッケージが形成されている。このパッケージのセラミックベー ス１にチップ２がマウントされ、リードフレーム４のインナーリード５とチップ ２上の電極６とをリード線７でワイヤボンディングし、ウインドフレ−ム８の上 部をＣＣＤ用透明封止部材９で封止して完成する。
【０００３】 このような構造の固体撮像素子のワイヤボンディングの際、図６にＡ１、Ａ２ で示した対角線上に配置した位置認識用のインナーリード５の先端を画像認識用 のカメラで認識して２値化し、インナーリード５の形状および位置を確認する。 そして、図６にＢ１、Ｂ２で示したチップ２の対角線上の電極６を画像認識して ２値化し、同じように電極６の形状および位置を確認し、認識したデータよりイ ンナーリード５と電極６の位置関係を算出して、この算出結果をもとにワイヤボ ンディングを行う。
【０００４】
【考案が解決しようとする課題】
しかしながら、従来技術のインナーリード５の場合、図６に示すようにインナ ーリード５の外側に接着用の低融点ガラス３がはみ出しており、画像認識の際に 、はみ出した低融点ガラス３からの反射像も画像認識用のカメラが認識して２値 化するので、図７に示すように認識して２値化した反射像にインナーリード５か らの反射像１０と低融点ガラス３の一部からの反射像１１の両方が現れ、インナ ーリード５の形状および位置の正確な確認が不可能になり、位置認識精度が低下 してワイヤボンディングの際に配線が不可能になったり誤配線になったりする原 因になる。
【０００５】
【課題を解決するための手段】
先に述べたような課題を解決するために、この考案は、サーディップタイプ固 休撮像素子の、対角線上に配置されたインナーリードを低融点ガラスより突出さ せた形状のサーディップタイプ固体撮像素子のインナーリードを採用する。
【０００６】
【作用】
この考案では、サーディップタイプ固体撮像素子の、対角線上に配置されたイ ンナーリードを低融点ガラスより突出させた形状のサーディップタイプ固体撮像 素子のインナーリードを採用することにより低融点ガラスの反射の影響を受けず にインナーリードの画像認識が可能となる。
【０００７】
【実施例】
以下、この考案の実施例を図面を参照して説明する。
【０００８】 図１はこの考案の第一の実施例のインナーリードの平面図、図２は図１のＣ− Ｃ断面図、図３は図１のインナーリードの２値化像の平面図、図４はこの考案の 第二の実施例の断面図である。
【０００９】 図１および図２において、１はセラミックベース、３は低融点ガラス、５はイ ンナーリードで、図１および図２に示すように位置認識用のインナーリード５は 、先端の部分が低融点ガラス３から突出するように設けられている。
【００１０】 図１および図２に示したインナーリード５を画像認識し、２値化した際の反射 像１０の平面図を図３に示す。図１に示すように画像認識カメラの画像認識範囲 内Ａ１に低融点ガラス３はないので、図３に示すように反射像はインナーリード ５の反射像１０のみであり、図６に示したような低融点ガラス３の反射像１１の 影響を受けない。また、セラミックベース１はインナーリード５より低い位置に あるため画像認識用カメラの焦点が合わず、例え焦点が合ったとしてもセラミッ クベース１の反射率が低融点ガラス３の反射率に比べて非常に小さいので、セラ ミックベース１の反射像の２値化は不可能であり、セラミックベース１の反射像 の影響を受けることもない。
【００１１】 図４はこの考案の第二の実施例の断面図で、セラミックベース１のインナーリ ード５の下面に溝１２を設け、低融点ガラス３がインナーリード５の画像認識範 囲Ａ１にはみ出てこないようにした例である。図４では低融点ガラス３は下部が 一部画像認識範囲Ａ１に入り込んでいるように見えるが、この部分は画像認識用 カメラの焦点範囲外であるので反射像１１の２値化は不可能で、インナーリード ５の反射像１０は低融点ガラス３の反射像１１の影響を受けない。
【００１２】
【考案の効果】
以上のように、この考案によれば、サーディップタイプ固体撮像素子の、対角 線上に配置されたインナーリードを低融点ガラスより突出させた形状のサーディ ップタイプ固体撮像素子のインナーリードを採用することにより低融点ガラスの 反射の影響を受けずにインナーリードの画像認識が可能となり、画像認識による ワイヤボンディングの自動化による効率および品質向上の効果が得られる。
【図面の簡単な説明】
【図１】この考案の第一の実施例のインナーリードの平
面図。
【図２】図１のＣ−Ｃ断面図。
【図３】図１のインナーリードの２値化像の平面図。
【図４】この考案の第二の実施例の断面図。
【図５】従来例のサーディップタイプ固体撮像素子のパ
ッケージの断面図。
【図６】従来例のサーディップタイプ固体撮像素子の平
面図。
【図７】従来例のインナーリードの２値化像の平面図で
ある。
【符号の説明】
１ セラミックベース ２ チップ ３ 低融点ガラス ４ リードフレーム ５ インナーリード ６ 電極 ７ リード線 ８ ウインドフレーム ９ ＣＣＤ用透明封止部材 １０ 反射像 １１ 反射像 １２ 溝 Ａ１ 画像認識範囲 Ａ２ 画像認識範囲 Ｂ１ 画像認識範囲 Ｂ２ 画像認識範囲

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】サーディップタイプ固体撮像素子のインナ
    ーリードにおいて、該インナーリードのうちの対角線上
    に配置された一組のインナーリードを低融点ガラスより
    突出させて配置することを特徴とするサーディップタイ
    プ固体撮像素子のインナーリード形状。
JP1991040377U 1991-03-15 1991-03-15 サーディップタイプ固体撮像素子のインナーリード形状 Expired - Fee Related JP2572461Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1991040377U JP2572461Y2 (ja) 1991-03-15 1991-03-15 サーディップタイプ固体撮像素子のインナーリード形状

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1991040377U JP2572461Y2 (ja) 1991-03-15 1991-03-15 サーディップタイプ固体撮像素子のインナーリード形状

Publications (2)

Publication Number Publication Date
JPH04111755U true JPH04111755U (ja) 1992-09-29
JP2572461Y2 JP2572461Y2 (ja) 1998-05-25

Family

ID=31921453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1991040377U Expired - Fee Related JP2572461Y2 (ja) 1991-03-15 1991-03-15 サーディップタイプ固体撮像素子のインナーリード形状

Country Status (1)

Country Link
JP (1) JP2572461Y2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58120665U (ja) * 1982-02-09 1983-08-17 九州日本電気株式会社 リ−ドフレ−ム
JPS595636A (ja) * 1982-07-02 1984-01-12 Hitachi Ltd 半導体装置
JPH0224556U (ja) * 1988-07-30 1990-02-19

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58120665U (ja) * 1982-02-09 1983-08-17 九州日本電気株式会社 リ−ドフレ−ム
JPS595636A (ja) * 1982-07-02 1984-01-12 Hitachi Ltd 半導体装置
JPH0224556U (ja) * 1988-07-30 1990-02-19

Also Published As

Publication number Publication date
JP2572461Y2 (ja) 1998-05-25

Similar Documents

Publication Publication Date Title
US7367120B2 (en) Method for producing a solid-state imaging device
JPS59220982A (ja) 光素子用パッケ−ジ
JPH04111755U (ja) サーデイツプタイプ固体撮像素子のインナーリード形状
CN111656540B (zh) 半导体装置
JPH11346006A (ja) 半導体装置
JPS6362266A (ja) 固体撮像装置の製造方法
JPS62195Y2 (ja)
JPH0713232Y2 (ja) サーディップ型半導体装置
US20050023489A1 (en) Chip type photo coupler
KR900010673Y1 (ko) 고체 촬영소자의 패키지 구조
JPS59119774A (ja) 光結合半導体装置
JP3003212U (ja) 圧力検出器
JP2005327868A (ja) 半導体装置およびその製造方法
JPH1187565A (ja) 半導体装置
EP0475370A2 (en) Compact imaging apparatus for electronic endoscope with improved optical characteristics
JPH04246852A (ja) 半導体装置用パッケージ
JPH0621413A (ja) 固体撮像装置及びそのワイヤボンディング方法
JPS6041735Y2 (ja) 半導体光センサ
JPH02246270A (ja) 固体撮像装置及び電子部品用パッケージ
JPS59195882A (ja) インタラプタ
JPS60200534A (ja) 半導体装置
JPH088138Y2 (ja) 半導体の実装構造
JPH0714968A (ja) インナリード及び位置検出方法
JPH02246256A (ja) 半導体素子パッケージ
JPS59176165U (ja) 光半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees