JPH02246270A - 固体撮像装置及び電子部品用パッケージ - Google Patents

固体撮像装置及び電子部品用パッケージ

Info

Publication number
JPH02246270A
JPH02246270A JP1066160A JP6616089A JPH02246270A JP H02246270 A JPH02246270 A JP H02246270A JP 1066160 A JP1066160 A JP 1066160A JP 6616089 A JP6616089 A JP 6616089A JP H02246270 A JPH02246270 A JP H02246270A
Authority
JP
Japan
Prior art keywords
low
package
metal plate
upp
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1066160A
Other languages
English (en)
Inventor
Akiya Izumi
泉 章也
Masahiko Kadowaki
正彦 門脇
Yoshinori Komoda
薦田 美典
Hideaki Abe
英明 阿部
Noboru Tamura
登 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Japan Display Inc
Original Assignee
Hitachi Device Engineering Co Ltd
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Device Engineering Co Ltd, Hitachi Ltd, Hitachi Consumer Electronics Co Ltd filed Critical Hitachi Device Engineering Co Ltd
Priority to JP1066160A priority Critical patent/JPH02246270A/ja
Publication of JPH02246270A publication Critical patent/JPH02246270A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は電子部品、特に固体撮像装置に関する。
〔従来の技術〕
半導体集積回路のパッケージを材料で分類すると、樹脂
モールド技術を利用したプラスチック・パッケージ、セ
ラミックス配線基板を利用したセラミック・パッケージ
、2枚のセラミックス板間にリードをはさみ低融点ガラ
スで封止したガラス封止パッケージの3種類がある。リ
ードの並び方が2辺で平行になっているものはD I 
L (Dual−I n−L 1ne)と呼ばれ最も普
及している型であり、前述の3種類のパッケージはそれ
ぞれDILP、DILC,DILGとも呼ばれる。
固体撮像素子で現在量も普及しているのはDILCパッ
ケージであるが、コスト面からはDILGが好ましい、
−前者のDILCは例えば特開昭54−146985号
公報で、後者のDILGは例えば特開昭59−1611
87で知られている。
〔発明が解決しようとする課題〕
前述したようにDILG型はDILCに比ベコスト面で
は圧倒的に有利であるが、耐湿性等の信頼性面では不利
と言われている。
本発明の一つの目的は耐湿性を向上させた電子部品のパ
ッケージング技術を提供することである。
本発明の他の目的は信頼性を向上された電子部品のパッ
ケージング技術を提供することである。
本発明の更に他の目的は小型化が可能な電子部品のパッ
ケージング技術を提供することである。
〔課題を解決するための手段〕
本発明の実施例〔第1図の(a)〕によれば、固体撮像
装置の位置決め用基準穴HL2が上下セラミック板UP
P及びLOWの縁を横切るように基準食用金属板HL2
を配置したパッケージが提供される。
〔作用〕
基準食用金属板HL2の金属部分が上下セラミック板U
PP及びLOWの縁部分と交差する延べ長さが短かくな
るので、耐湿性が向上し、またフリットガラスFLTの
はみ出しを防ぐことができパッケージの小型化がはかれ
る。
本発明の他の目的及び本発明の他の特徴は図面を参照し
た以下の説明から明らかとなるであろう。
〔実施例〕
第1図は固体撮像チップCHIをパッケージングした構
造を示す図であり、以下、全体構造を固体撮像デバイス
DVC,チップCHIを除くデバイスDVCの部分(容
器)をパッケージPKGと称する。
同図に於いて、(a)はデバイスDvcをチップCHI
の受光面側から見たときの上面図である、上面図(a)
を基準にして、(b)は上側から見たときの側面図、(
c)はc−c切断線に於ける断面図、(d)は右側から
見たときの側面図、(a)はe−a切断線に於ける断面
図である。
GLSは透光性の封止板であり、硼珪酸硝子(B、01
− S i ox)のようなガラス材から成る。
以下、GLSは窓ガラスと称する。
チップCHIはモノリシック半導体集積回路技術で作ら
れ、窓ガラスGLS側の表面(受光面)にはフォトダイ
オードのような光電変換素子が複数個配列され、裏面は
銀ペースト材のような接着剤で下部セラミック基板LO
Wにボンディングされている。
下部セラミック基板LOWは中央にチ・ツブCHIを取
り付けるための凹部(マウント部MNT)を有し、この
凹部はチップCHIと内側リードエLとの高さ関係や、
下部セラミック基板LOWの底面を基準にしたときのチ
ップCHI表面の相対的位置(カメラ用レンズは下部セ
ラミック基板LOWの底面を基準に位置合わせすること
により、チ、ツブCHI表面とのバックフォーカスを合
わせることができる)を調整するためのものである。
上部セラミック枠体UPPは中央部をくり抜いた受光窓
WDWを有し、外光がチップCHIに当たるようにして
いる。
上下セラミック体UPP及びLOWの縁部分は欠け等の
防止用に面取り(上図面では二重層の線で描かれた縁部
分)が施されている。
LDはチップCHIとプリント配線基板のような外部応
用回路との間を電気的に接続するためのリードであり、
上下セラミック体UPP、LOWの間にフリットガラス
のような低融点ガラスFLTで固定されている。リード
LDは、チップCH工との接続用のインナーリード部I
Lと外部回路との接続用のアウターリード部OLを有し
、両リード部は連続して(一体に)形成されている。内
側リードILは、同一形状の先端形状を持ち中側に位置
する16個の内側リードエL1と、中央部に丸穴があけ
られ太き目の先端形状を持ち4角に位置する4個の内側
リードエL2の合計20個有る。この内側リードIL2
の特殊形状は、自動ワイヤボンディング時のリード位置
パターン認識に有用である。
WIRは内側リードILとチップCH工のポンディング
パッドとを電気的に接続するための、AlやAu等の金
属ワイヤである。マウント部MNTの窪みによりチップ
CHIの上表面が内側り−ドILの上表面より低い位置
にあるため、ワイヤWIRが垂れ下がってチップCHI
の縁に短絡するという不良を未然に防止できる。
REFI及びREF2は基準穴HLI及びHL2を作る
ための金属板である。チップCHIがマウント部MNT
に自動ダイボンディングされるとき、その位置決めは基
準穴HL1.HL2を基準に行なわれるので、基準穴H
LI、HL2とチップCHIとの相対位置は精度良く設
定される。従って、デバイスDVSを応用製品に実装す
るとき、基準穴HLI、HL2を位置決めの基準とすれ
ば、レンズの中心とチップCHIのフォトダイオードア
レイの中心とを精度良く合わすことができる。基準穴H
LIは丸穴とされ基準穴HL2は長穴とされる。基準穴
HLIは左右上下(xy)方向の位置決めに役立ち、基
準穴HL2の平行な直線部は回転方向の位置決めに役立
つ、この位置決めは両基準穴にピン等を挿入することに
よって行なうことができる。
IDXは上下セラミック体UPP、LOWに設けた凹部
であり、20個の外側リードILLの回路配置基準位置
を示すインデックスである。このインデックスIDXは
、デバイスDVSを(外側リードILLを)実装すると
き、実装基板側にインデックスIDXの凹部に適合する
ピン等を立てておくことにより、誤接続の防止手段とし
ても役立つ。
次に、デバイスDVSの組み立て方法を簡単に説明する
リードILと基準食用金属板REFI、REF2等が連
なったリードフレームを1枚の金属板からプレス成型又
はエツチングにより形成する。金属材料としてはセラミ
ックスとの相性の良い1例えば4270イ(Ni:42
・%、Fe:58%重量比の合金)が選ばれる。
外側リードILLを垂直に折り曲げたリードフレームを
、マウント部MNTの周辺の高い部分にフリットガラス
FLTを枠状に塗布した下部セラミック基板に乗せ、上
部セラミック枠体でサンドウィッチにして、それらを融
着する。
リードフレームの不要な部分(基準食用金属板HL1.
HL2とフレーム間のブリッジ部分)を切断する。
チップCHIをマウント部MNTに自動ダイボンディン
グし、内側リードILとチップCHIとの間を自動ワイ
ヤボンディングする。
窓ガラスGLSを上部セラミック枠体UPPに有機接着
剤等で貼り付ける。
リードフレームの不要部分(外側リードOL同志をつな
いでいるブリッジ部分)を切断し、20個のり−ドIL
と基準食用金属板REFI、REF2のそれぞれを分離
する。(a)の上面図に示す基準穴金属板REFI、R
EF2の凸部BRDは不要なブリッジ部分を取り除いた
跡である。
次に、基準食用金属板REF2と上下セラミック体UP
P及びLOWとの関係について詳しく説明する。
第3A図は第1図の金属板REF2周辺を拡大した平面
図であり(但し、上下セラミック体UPP及びLOWの
面取り部分の線は省略)、第3B図は同じ付近の拡大°
断面図であり、それぞれは第1図の(a)及び(e)の
部分拡大図に対応する。
第2A図及び第2B図は同様な郡部を示す変形例の拡大
平面図及び断面図であり、本発明の効果を比較法により
判り易くするためのものである。
前述したように、金属板REF1はXY力方向位置決め
に役立つ丸穴HLIを有し、他方、金属板REF2は回
転方向の位置決めを行な′うたぬ平行な直線部を有する
長穴(HL2)とされる、この長穴HL2のパターンと
して最も自然に考えられるが、丸穴HLIと同様なパタ
ーンであり、その例が第2A図に示すパターンである。
しかしながら1本発明者等の実験及び研究によれば、第
2A図に示′す平面構造は第2B図に示すような断面構
造となり、後述する点で好ましくないことが判明した。
以下、2つの例を比較しながら本発明のメリットを説明
する。
第4図は本発明の他の実施例を示す、第3A図と同じ部
分の平面図である。
同図の実施例の第3A図と具なる点は、U字状縁の両側
面部にも、そこを横切る切り込み4を設けた点である。
この切り込み4は、穴3に連続して(延長して)設けで
ある。切り込み4を設けたことにより、前述の効果■〜
■が一層大きくなる。
第5図は、本発明の他の実施例を示す同様な平面図であ
り、第3A図と具なる点は金属部2を省き、パッケージ
外側の端において基準穴HL25を開放とした点である
このような変形に従って、ブリッジ部分BRD5は第3
A図のそれと比べ外側にずらされている。
・、このような構成によれば、金属部分2を省略す条こ
とにより、パッケージを更に小型化することができ、ま
た1図において左右の応力がアンバランスでかかったと
した場合、その応力を吸収できる。
第2B図に示すように、金属板HL22の金属部分1が
セラミック体UPP、LOWのU字状縁の底部縁11を
横切っている場合、溶融状態のフリットガラスFLTは
金属との親和性が大きいので、IIkllからはみ出し
、固化後もはみ出したままとなる(14の部分)、一方
、本発明においては第3B図に示すように、金属部分1
が縁11の中に完全に入り込んでいるので、ブリットガ
ラスFLTははみ出すことはなく、むしろ内側にへこむ
ようになっている。
■ 従って、本発明においては、第2B図におけるフリ
ットガラスFLTのはみ出し部分14の寸法と、そのは
み出し部分14と基準穴HL22の端部15間の余裕寸
法(基準穴HL22にフリットガラスFLTがはみ出す
とピン等が挿入できなくなることがある)を省略でき、
パッケージの小型化が可能となる。
特に、基準穴HL2は、真円形状の基準穴HL1と異な
り、長大とされているので、図において左右方向の長さ
制限は特に厳しく、第aA、m図に示す構造は1/2イ
ンチサイズ以下のパッケージで一層その効果が極だつ。
なお、このフリットガラスFLTのはみ出しはセラミッ
ク体UPP、LOWのU字状縁の側部縁12の部分で生
じるが、図において上下方向は寸法の余裕度があるので
問題はない。
■ フリットガラスFLTの金属板との接着性はセラミ
ック板UPP、LOWに比べて悪く。
両者の界面が第2B図のように露出している場合、その
界面から金属板のはがれや、クラックの発生が起き易く
なる。このような現象に起因して、空気中の水分が入り
易くなり。
耐湿性の問題も生じる。
従って、第3B図の構造では、金属部分1がフリットガ
ラスFLT中に完全に埋め込まれているので、上述の問
題の確率が減り、耐湿性も向上する。特に、U字状縁部
の底部11はチップに近い場所であるのでその効果は大
きい。
■ 第3B図に示す構造は金属部分1がフリットガラス
中に埋め込まれているため、言い換えれば、上下セラミ
ック板UPP、LOW間で、他に何も介在することなく
強固に固化したフリットガラスFLTによって囲まれて
いるため、金属板REF2のパッケージ本体に対する接
着力は更に強くなる。つまり、埋め込まれた金属部分は
、第2A図では上端、下端の2個所16.17であるが
、第3A図ではそれに加えて中央部1も埋め込まれ、都
合3個所となる。
以上、本発明を実施例に沿って説明したが、本発明はこ
れらに限定されるものではなく、例えば、ピンの形状等
を工夫すれば、金属板REF2と反対側の金属板REF
Iにも本発明を適用できる。
また、金属板REFI、2は位置合わせ用のみならず、
取り付は用としても使用でき、固体撮像素子で最も大き
な効果があるものの、一般の半導体製品や抵抗、コンデ
ンサを搭載した電子部品にも適用できる。
〔発明の効果〕
以上説明した本発明の実施例によれば、金属板の切り欠
け部とパッケージの縁とが交差する構成としているため
、パッケージの小型化、耐質性等の信頼性の向上がはか
れる。
【図面の簡単な説明】
第1図は本発明による固体撮像装置の各部の平面、側面
及び断面を示す図である。 第2A図及び第2B図は本発明の効果を理解する手助け
のための平面図及び断面図である。 第3A図は第1図の(a)の部分拡大平面図、第3B図
は第1図の(8)の部分拡大平面図である。 第4図及び第5図は本発明の他の実施例を示す同様な部
分拡大平面図である。 LOW・・・下部セラミック基板、MNT・・・チップ
マウンド部、CHI・・・固体撮像チップ、FLI・・
・フリットガラス、OL・・・外部リード、IL・・・
内部リード、REFI、2・・書基準穴用金属板、HL
I、2・・・位置決め基準穴、BRD・・・ブリッジ切
断残部%UPP・・φ上部セラミック枠体、WDW・・
・受光窓、GLS・・・窓ガラス、IDX・・・インデ
ックス兼逆差し防止部、WIR・・・ボンディング・ワ
イヤ。

Claims (1)

  1. 【特許請求の範囲】 1、固体撮像チップと、該チップを収納するための第1
    及び第2の絶縁板と、上記第1及び第2の絶縁板によっ
    てはさまれ、絶縁材により固定された切り欠き部を有す
    る金属板と複数のリードとを具備して成り、上記リード
    は上記チップに電気的に接続されて成り、上記金属板の
    上記切り欠け部の境界線が上記第1及び第2の絶縁板の
    縁を横切るように上記金属板を配置したことを特徴とす
    る固体撮像装置。 2、第1、第2、第3及び第4の辺を有し、上記第1と
    第3の辺及び上記第2と第4の辺が対向するような外形
    を有する絶縁体と、上記第1及び第3の辺において、上
    記絶縁体の中に埋められた部分とそこから露出する部分
    を有する複数のリードと、上記第2の辺において上記絶
    縁体の中に埋められた部分とそこから露出する部分は、
    上記第1及び第3の辺間に位置する上記リードの先端部
    を露出するよう、中央部分に窓が形成されており、上記
    金属板に上記絶縁体の縁を横切る境界線を持つ切り欠き
    部を設けたことを特徴とする電子部品用パッケージ。
JP1066160A 1989-03-20 1989-03-20 固体撮像装置及び電子部品用パッケージ Pending JPH02246270A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1066160A JPH02246270A (ja) 1989-03-20 1989-03-20 固体撮像装置及び電子部品用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1066160A JPH02246270A (ja) 1989-03-20 1989-03-20 固体撮像装置及び電子部品用パッケージ

Publications (1)

Publication Number Publication Date
JPH02246270A true JPH02246270A (ja) 1990-10-02

Family

ID=13307828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1066160A Pending JPH02246270A (ja) 1989-03-20 1989-03-20 固体撮像装置及び電子部品用パッケージ

Country Status (1)

Country Link
JP (1) JPH02246270A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0595060U (ja) * 1992-05-29 1993-12-24 京セラ株式会社 Ccd素子収納用パッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0595060U (ja) * 1992-05-29 1993-12-24 京セラ株式会社 Ccd素子収納用パッケージ

Similar Documents

Publication Publication Date Title
KR100298162B1 (ko) 수지봉지형반도체장치
US5521429A (en) Surface-mount flat package semiconductor device
EP0228869B1 (en) Method of manufacturing an electronic component package
US7511367B2 (en) Optical device and method for fabricating the same
US7273765B2 (en) Solid-state imaging device and method for producing the same
CN111477693A (zh) 光学芯片封装结构及其封装方法、光电装置
JP2002506289A (ja) 多数の半導体チップを有する半導体素子
JPH02278872A (ja) 画像センサー
US5223746A (en) Packaging structure for a solid-state imaging device with selectively aluminium coated leads
KR19990069447A (ko) 반도체 패키지와 그 제조방법
JPH0730059A (ja) マルチチップモジュール
JP3193780B2 (ja) 反射型光結合装置の製造方法
JPH02246270A (ja) 固体撮像装置及び電子部品用パッケージ
JP2524482B2 (ja) Qfp構造半導体装置
JP4147171B2 (ja) 固体撮像装置およびその製造方法
WO2019146339A1 (ja) 半導体装置
KR100447894B1 (ko) 듀얼 적층패키지 및 그 제조방법
JP2541532B2 (ja) 半導体モジュ―ル
JPS62195Y2 (ja)
JP3407631B2 (ja) 圧力センサ
JPS61214565A (ja) 半導体光センサ装置
JP3585952B2 (ja) 光結合装置
KR930006986B1 (ko) 고체촬상장치
JPH02246269A (ja) 固体撮像装置及びビデオカメラユニット
JPH06821Y2 (ja) 半導体装置の実装構造