JPH04111607A - チョッパ安定化オペアンプ - Google Patents
チョッパ安定化オペアンプInfo
- Publication number
- JPH04111607A JPH04111607A JP22824590A JP22824590A JPH04111607A JP H04111607 A JPH04111607 A JP H04111607A JP 22824590 A JP22824590 A JP 22824590A JP 22824590 A JP22824590 A JP 22824590A JP H04111607 A JPH04111607 A JP H04111607A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- input
- switch
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims description 28
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、増幅回路の構成に関し、特にオフセット電
圧を補正するチョッパ安定化オペアンプに関する。
圧を補正するチョッパ安定化オペアンプに関する。
差動増幅回路は、入力間の電位差の関数として出力電圧
を出力する。入力が共に短絡されていれば、本来入力量
電位差はゼロであるから出力もゼロになるべきである。
を出力する。入力が共に短絡されていれば、本来入力量
電位差はゼロであるから出力もゼロになるべきである。
しかし、増幅器内部では様々な要因で不平衡状態が起こ
り、増幅器の出力電圧は理想状態からのオフセット電圧
を生ずる。
り、増幅器の出力電圧は理想状態からのオフセット電圧
を生ずる。
第２図は、特開昭５８−３３０４号公報に記載のオフセ
ット電圧を除去するために発明されたチョッパ安定化オ
ペアンプの従来の一回路例である。
ット電圧を除去するために発明されたチョッパ安定化オ
ペアンプの従来の一回路例である。
この公報記載のチョッパ安定化オペアンプ１０１は、マ
イナス入力端子１２とプラス入力端子１４と出力端子６
６と正の電源端子９２と負の電源端子９４と電流供給素
子６２と差動対回路４０とチ可ツブ回路５０と制御回路
５８と電圧供給素子６４と第１の電圧保持容量６６ａと
第２の電圧保持容量６６ｂと反転増幅回路７２と出力バ
ッファ回路７４とを有する。
イナス入力端子１２とプラス入力端子１４と出力端子６
６と正の電源端子９２と負の電源端子９４と電流供給素
子６２と差動対回路４０とチ可ツブ回路５０と制御回路
５８と電圧供給素子６４と第１の電圧保持容量６６ａと
第２の電圧保持容量６６ｂと反転増幅回路７２と出力バ
ッファ回路７４とを有する。
差動対回路４０は、第１の入力支脈４２と第２の入力支
脈４４と第３の入力支脈４６とを有する。
脈４４と第３の入力支脈４６とを有する。
第４の端子２２で、第１の入力支脈４２と、第２の入力
支脈４４と、第３の入力支脈４６と、正の電源端子９２
と接続している電流供給素子６２とを接続する。第５の
端子２４で、第１の入力支脈４２と、第２の入力支脈４
４と、第３の入力支脈４６と、負の電源端子９４と接続
している電圧供給素子６４と、第６の端子３４ａと接続
している第１の電圧保持容量６６Ｂと、第７の端子３４
ｂと接続している第２の電圧保持容量６６ｂとを接続す
る。差動対回路４０は、第２の端子４４Ｃで出力バッフ
ァ回路７４と接続し、第３の端子４６Ｃで反転増幅回路
７２と接続する。
支脈４４と、第３の入力支脈４６と、正の電源端子９２
と接続している電流供給素子６２とを接続する。第５の
端子２４で、第１の入力支脈４２と、第２の入力支脈４
４と、第３の入力支脈４６と、負の電源端子９４と接続
している電圧供給素子６４と、第６の端子３４ａと接続
している第１の電圧保持容量６６Ｂと、第７の端子３４
ｂと接続している第２の電圧保持容量６６ｂとを接続す
る。差動対回路４０は、第２の端子４４Ｃで出力バッフ
ァ回路７４と接続し、第３の端子４６Ｃで反転増幅回路
７２と接続する。
第１の入力支脈４２は、第１の端子４２Ｃで互いのドレ
インどうしが接続している第１の能動入力素子４２ａと
第１の能動負荷素子４２ｂとを有する。この第１の能動
入力素子４２ａの入力はマイナス入力端子１２と接続し
、第１の能動入力素子４２ａの基板入力は正の電源端子
９２と接続する。第１の能動負荷素子４２ｂの入力は第
Ｉの端子４２Ｃと接続し、第１の能動負荷素子４２ｂの
基板入力は第６の端子３４ａに接続する。
インどうしが接続している第１の能動入力素子４２ａと
第１の能動負荷素子４２ｂとを有する。この第１の能動
入力素子４２ａの入力はマイナス入力端子１２と接続し
、第１の能動入力素子４２ａの基板入力は正の電源端子
９２と接続する。第１の能動負荷素子４２ｂの入力は第
Ｉの端子４２Ｃと接続し、第１の能動負荷素子４２ｂの
基板入力は第６の端子３４ａに接続する。
第２の入力支脈４４は、第２の端子４４Ｃで互いのドレ
インどうしが接続している第２の能動入力素子４４ａと
第２の能動負荷素子４４ｂとを有する。この第２の能動
入力素子４４ａの入力はプラス入力端子１４と接続し、
第２の能動入力素子４４ａの基板入力は正の電源端子９
２と接続する。
インどうしが接続している第２の能動入力素子４４ａと
第２の能動負荷素子４４ｂとを有する。この第２の能動
入力素子４４ａの入力はプラス入力端子１４と接続し、
第２の能動入力素子４４ａの基板入力は正の電源端子９
２と接続する。
第２の能動負荷素子４４ｂの入力は第１の端子４２Ｃと
接続し、第２の能動負荷素子４４ｂの基板入力は第７の
端子３４ｂと接続する。
接続し、第２の能動負荷素子４４ｂの基板入力は第７の
端子３４ｂと接続する。
第３の入力支脈４６は、第３の端子４６ｃで互いのドレ
インどうしが接続している第３の能動入力素子４６ａと
第３の能動負荷素子４６ｂとを有する。この第３の能動
入力素子４６ａの入力は切替端子１６と接続し、第３の
能動入力素子４６ａの基板入力は正の電源端子９２と接
続する。第３の能動負荷素子４６ｂの入力は第１の端子
４２Ｃと接続し、第３の能動負荷素子４６ｂの基板入力
は第５の端子２４と接続する。
インどうしが接続している第３の能動入力素子４６ａと
第３の能動負荷素子４６ｂとを有する。この第３の能動
入力素子４６ａの入力は切替端子１６と接続し、第３の
能動入力素子４６ａの基板入力は正の電源端子９２と接
続する。第３の能動負荷素子４６ｂの入力は第１の端子
４２Ｃと接続し、第３の能動負荷素子４６ｂの基板入力
は第５の端子２４と接続する。
チョップ回路４０は、第１のスイッチ手段５２と第２の
スイッチ手段５４とを有する。
スイッチ手段５４とを有する。
第１のスイッチ手段５２は、第１のスイッチ５２ａと第
２のスイッチ５２ｂとを有する。この第１のスイッチ５
２ａはマイナス入力端子１２と切替端子１６とに接続し
、第２のスイッチ５２ｂはプラス入力端子１４と切替端
子１６とに接続している。
２のスイッチ５２ｂとを有する。この第１のスイッチ５
２ａはマイナス入力端子１２と切替端子１６とに接続し
、第２のスイッチ５２ｂはプラス入力端子１４と切替端
子１６とに接続している。
第２のスイッチ手段５４は、第３のスイッチ５４ａと第
４のスイッチ５４ｂとを有する。この第３のスイッチ５
４ａは第８の端子６２と第６の端子３４ａとに接続し、
第４のスイッチ５４ｂは第８の端子６２と第７の端子３
４ｂとに接続している。
４のスイッチ５４ｂとを有する。この第３のスイッチ５
４ａは第８の端子６２と第６の端子３４ａとに接続し、
第４のスイッチ５４ｂは第８の端子６２と第７の端子３
４ｂとに接続している。
以上説明した回路で従来のチョツノく安定化オペアンプ
１０１を構成している。次に以上の構成に基づく動作を
説明する。
１０１を構成している。次に以上の構成に基づく動作を
説明する。
まず制御回路５８から第１のスイッチ手段５２に、第１
のスイッチ５２ａを閉じ第２のスイッチ５２ｂを開く信
号が送られ、切替端子１６にマイナス入力端子１２と同
じ電圧が現れる。すると、第１の入力支脈４２と第３の
入力支脈４６との偏差が、第３の端子４６Ｃに現れるよ
うになる。この偏差は、反転増幅回路７２に入力され、
反転増幅回路７２の出力電圧が第８の端子６２に現れる
。
のスイッチ５２ａを閉じ第２のスイッチ５２ｂを開く信
号が送られ、切替端子１６にマイナス入力端子１２と同
じ電圧が現れる。すると、第１の入力支脈４２と第３の
入力支脈４６との偏差が、第３の端子４６Ｃに現れるよ
うになる。この偏差は、反転増幅回路７２に入力され、
反転増幅回路７２の出力電圧が第８の端子６２に現れる
。
同時に制御回路５８から第２のスイッチ手段５４に、第
３のスイッチ５４ａを閉じ第４のスイッチ５４ｂを開く
信号が送られ、第１の能動負荷素子４２ｂの基板入力に
第６の端子３４ａを通じて反転増幅回路７２の出力電圧
が与えられ、第１の補正動作に入り、第１の入力支脈４
２と第３の入力支脈４６とは平衡し、この時の反転増幅
器７２の出力電圧が第１の電圧保持容量６６ａに記憶さ
れる。
３のスイッチ５４ａを閉じ第４のスイッチ５４ｂを開く
信号が送られ、第１の能動負荷素子４２ｂの基板入力に
第６の端子３４ａを通じて反転増幅回路７２の出力電圧
が与えられ、第１の補正動作に入り、第１の入力支脈４
２と第３の入力支脈４６とは平衡し、この時の反転増幅
器７２の出力電圧が第１の電圧保持容量６６ａに記憶さ
れる。
次に制御回路５８から第１のスイッチ手段５２に第１の
スイッチ５２ａを開き第２のスイッチ５２ｂを閉じる信
号が送られ、切替端子１６にプラス入力端子１４と同じ
電圧が現れる。すると、第２の入力支脈４４と第３の入
力支脈４６との偏差が、第３の端子４６Ｃに現れるよう
になる。この偏差は、反転増幅回路７２に入力され、反
転増幅回路７２の出力電圧が第８の端子３２に現れる。
スイッチ５２ａを開き第２のスイッチ５２ｂを閉じる信
号が送られ、切替端子１６にプラス入力端子１４と同じ
電圧が現れる。すると、第２の入力支脈４４と第３の入
力支脈４６との偏差が、第３の端子４６Ｃに現れるよう
になる。この偏差は、反転増幅回路７２に入力され、反
転増幅回路７２の出力電圧が第８の端子３２に現れる。
同時に制御回路５８から第２のスイッチ手段５４に第３
のスイッチ５４ａを開き第４のスイッチ５４ｂを閉じる
信号が送られ、第２の能動負荷素子４４ｂの基板入力に
第７の端子３４ｂを通じて反転増幅回路７２の出力電圧
が与えられ第２の補正動作に入り、第２の入力支脈４４
と第３の入力支脈４６とは平衡し、この時の反転増幅回
路７２の出力電圧が第２の電圧保持容量６６ｂに記憶さ
れる。
のスイッチ５４ａを開き第４のスイッチ５４ｂを閉じる
信号が送られ、第２の能動負荷素子４４ｂの基板入力に
第７の端子３４ｂを通じて反転増幅回路７２の出力電圧
が与えられ第２の補正動作に入り、第２の入力支脈４４
と第３の入力支脈４６とは平衡し、この時の反転増幅回
路７２の出力電圧が第２の電圧保持容量６６ｂに記憶さ
れる。
制御回路５８は以上説明した信号を交互に出すことで、
第１の入力支脈４２と第３の入力支脈４６との第１の補
正動作と、第２の入力支脈４４と第３の入力支脈４６と
の第２の補正動作とを交互に繰り返すことで、第１の入
力支脈４２と第２の入力支脈４４とが平衡となり、チョ
ッパ安定化オペアンプ１０１のオフセット電圧が除去さ
れる。
第１の入力支脈４２と第３の入力支脈４６との第１の補
正動作と、第２の入力支脈４４と第３の入力支脈４６と
の第２の補正動作とを交互に繰り返すことで、第１の入
力支脈４２と第２の入力支脈４４とが平衡となり、チョ
ッパ安定化オペアンプ１０１のオフセット電圧が除去さ
れる。
ところで、上記記載のこのチョッパ安定化オペアンプ１
０１は、電源を投入してから第１の入力支脈４２と第２
の入力支脈４４とが平衡となり、オフセット電圧が除去
されて安定動作状態になる迄に一定時間を必要とするこ
とは、以上の従来技術の説明で理解できる。しかも、正
の電源端子９２と負の電源端子９４とに正規の電圧が印
加された時に第１の電圧保持容量６６ａと第２の電圧保
持容量６６ｂとに記憶されている電圧は不定であるから
安定動作に達するまでに必要な時間も不定となる。
０１は、電源を投入してから第１の入力支脈４２と第２
の入力支脈４４とが平衡となり、オフセット電圧が除去
されて安定動作状態になる迄に一定時間を必要とするこ
とは、以上の従来技術の説明で理解できる。しかも、正
の電源端子９２と負の電源端子９４とに正規の電圧が印
加された時に第１の電圧保持容量６６ａと第２の電圧保
持容量６６ｂとに記憶されている電圧は不定であるから
安定動作に達するまでに必要な時間も不定となる。
本発明の目的は以上の課題を解決して、チョッパ安定化
オペアンプの安定動作に入るまでの時間を短縮すること
が可能なチョッパ安定化オペアンプを提供することにあ
る。
オペアンプの安定動作に入るまでの時間を短縮すること
が可能なチョッパ安定化オペアンプを提供することにあ
る。
上記目的を達成するため本発明は、差動対回路と、チョ
ップ回路と、制御回路と、反転増幅回路と、出力バッフ
ァ回路と、電流供給素子と、電圧供給素子と、第１の電
圧保持容量と、第２の電圧保持容量と、第３のスイッチ
手段とを有し、この差動対回路は第１の入力支脈と第２
の入力支脈と第３の入力支脈とからなり、この第１の入
力支脈はソースが第４の端子に接続しドレインが第１の
端子に接続しゲートがマイナス入力端子に接続し基板電
極が正の電源端子に接続する第１の能動入力素子とソー
スが第５の端子に接続しドレインが第１の端子に接続し
ゲートが第１の端子に接続し基板電極が第６の端子に接
続する第１の能動負荷素子とからなり、第２の入力支脈
はソースが第４の端子に接続しドレインが第２の端子に
接続しゲートがプラス入力端子に接続し基板電極が正の
電源端子に接続する第２の能動入力素子とソースが第５
の端子に接続しドレインが第２の端子に接続しゲートが
第１の端子に接続し基板電極が第７の端子に接続する第
２の能動負荷素子とからなり、第３の入力支脈はソース
が第４の端子に接続しドレインが第３の端子に接続しゲ
ートが切替端子に接続し基板電極が正の電源端子に接続
する第３の能動入力素子とソースが第５の端子に接続し
ドレインが第３の端子に接続しゲートが第１の端子に接
続し基板電極が第５の端子に接続する第３の能動負荷素
子とからなり、チョップ回路は第１のスイッチ手段と第
２のスイッチ手段とからなり、この第１のスイッチ手段
は一方がマイナス入力端子に接続し他方が切替端子に接
続する第１のスイッチと一方がプラス入力端子に接続し
他方が切替端子に接続する第２のスイッチとからなり、
第２のスイッチ手段は一方が第６の端子に接続し他方が
第８の端子に接続する第３のスイッチと一方が第７の端
子に接続し他方が第８の端子に接続する第４のスイッチ
とからなり、制御回路は第１のスイッチ手段と第２のス
イッチ手段と第３のスイッチ手段との開閉を制御し、反
転増幅回路は入力が第３の端子に接続し出力が第８の端
子に接続し、出力バッファ回路は入力が第２の端子に接
続し出力が出力端子に接続し、電流供給素子は一方が正
の電源端子に接続し他方が第４の端子に接続し、電圧供
給素子は一方が負の電源端子に接続し他方が第５の端子
に接続し、第１の電圧保持容量は一方が第６の端子に接
続し他方が第５の端子に接続し、第２の電圧保持容量は
一方が第７の端子に接続し他方が第５の端子に接続し、
第３のスイッチ手段は第５のスイッチと第６のスイッチ
とからなり、この第５のスイッチは一方が第６の端子に
接続し他方が第５の端子に接続し、第６のスイッチは方
が第７の端子に接続し他方が第５の端子に接続すること
を特徴とするものである。
ップ回路と、制御回路と、反転増幅回路と、出力バッフ
ァ回路と、電流供給素子と、電圧供給素子と、第１の電
圧保持容量と、第２の電圧保持容量と、第３のスイッチ
手段とを有し、この差動対回路は第１の入力支脈と第２
の入力支脈と第３の入力支脈とからなり、この第１の入
力支脈はソースが第４の端子に接続しドレインが第１の
端子に接続しゲートがマイナス入力端子に接続し基板電
極が正の電源端子に接続する第１の能動入力素子とソー
スが第５の端子に接続しドレインが第１の端子に接続し
ゲートが第１の端子に接続し基板電極が第６の端子に接
続する第１の能動負荷素子とからなり、第２の入力支脈
はソースが第４の端子に接続しドレインが第２の端子に
接続しゲートがプラス入力端子に接続し基板電極が正の
電源端子に接続する第２の能動入力素子とソースが第５
の端子に接続しドレインが第２の端子に接続しゲートが
第１の端子に接続し基板電極が第７の端子に接続する第
２の能動負荷素子とからなり、第３の入力支脈はソース
が第４の端子に接続しドレインが第３の端子に接続しゲ
ートが切替端子に接続し基板電極が正の電源端子に接続
する第３の能動入力素子とソースが第５の端子に接続し
ドレインが第３の端子に接続しゲートが第１の端子に接
続し基板電極が第５の端子に接続する第３の能動負荷素
子とからなり、チョップ回路は第１のスイッチ手段と第
２のスイッチ手段とからなり、この第１のスイッチ手段
は一方がマイナス入力端子に接続し他方が切替端子に接
続する第１のスイッチと一方がプラス入力端子に接続し
他方が切替端子に接続する第２のスイッチとからなり、
第２のスイッチ手段は一方が第６の端子に接続し他方が
第８の端子に接続する第３のスイッチと一方が第７の端
子に接続し他方が第８の端子に接続する第４のスイッチ
とからなり、制御回路は第１のスイッチ手段と第２のス
イッチ手段と第３のスイッチ手段との開閉を制御し、反
転増幅回路は入力が第３の端子に接続し出力が第８の端
子に接続し、出力バッファ回路は入力が第２の端子に接
続し出力が出力端子に接続し、電流供給素子は一方が正
の電源端子に接続し他方が第４の端子に接続し、電圧供
給素子は一方が負の電源端子に接続し他方が第５の端子
に接続し、第１の電圧保持容量は一方が第６の端子に接
続し他方が第５の端子に接続し、第２の電圧保持容量は
一方が第７の端子に接続し他方が第５の端子に接続し、
第３のスイッチ手段は第５のスイッチと第６のスイッチ
とからなり、この第５のスイッチは一方が第６の端子に
接続し他方が第５の端子に接続し、第６のスイッチは方
が第７の端子に接続し他方が第５の端子に接続すること
を特徴とするものである。
本発明の一実施例を第１図に示す。
本発明におけるチ３ツバ安定化オペアンプ１は、マイナ
ス入力端子１２とプラス入力端子１４と出力端子３６と
正の電源端子９２と負の電源端子９４と電流供給素子６
２と差動対回路４０とチ買ツブ回路５０と制御回路５８
と電圧供給素子６４と第１の電圧保持容量６６ａと第２
の電圧保持容量６６ｂと反転増幅回路７２と出力バッフ
ァ回路７４とで構成される第２図に示した従来例に対し
て、新たに第３のスイッチ手段５６を付加する構成とな
っている。
ス入力端子１２とプラス入力端子１４と出力端子３６と
正の電源端子９２と負の電源端子９４と電流供給素子６
２と差動対回路４０とチ買ツブ回路５０と制御回路５８
と電圧供給素子６４と第１の電圧保持容量６６ａと第２
の電圧保持容量６６ｂと反転増幅回路７２と出力バッフ
ァ回路７４とで構成される第２図に示した従来例に対し
て、新たに第３のスイッチ手段５６を付加する構成とな
っている。
差動対回路４０は、第１の入力支脈４２と第２の入力支
脈４４と第３の入力支脈４６とを有する。
脈４４と第３の入力支脈４６とを有する。
第４の端子２２で、第１の入力支脈４２と、第２の入力
支脈４４と、第３の入力支脈４６と、正の電源端子９２
と接続している電流供給素子６２とを接続する。第５の
端子２４で、第１の入力支脈４２と、第２の入力支脈４
４と、第３の入力支脈４６と、負の電源端子９４と接続
している電圧供給素子６４と、第６の端子３４ａと接続
している第１の電圧保持容量６６ａと、第７の端子３４
ｂと接続している第２の電圧保持容量６６ｂとを接続す
る。差動対回路４０は、第２の端子４４ｃで出力バッフ
ァ回路７４と接続し、第３の端子４６Ｃで反転増幅回路
７２と接続する。
支脈４４と、第３の入力支脈４６と、正の電源端子９２
と接続している電流供給素子６２とを接続する。第５の
端子２４で、第１の入力支脈４２と、第２の入力支脈４
４と、第３の入力支脈４６と、負の電源端子９４と接続
している電圧供給素子６４と、第６の端子３４ａと接続
している第１の電圧保持容量６６ａと、第７の端子３４
ｂと接続している第２の電圧保持容量６６ｂとを接続す
る。差動対回路４０は、第２の端子４４ｃで出力バッフ
ァ回路７４と接続し、第３の端子４６Ｃで反転増幅回路
７２と接続する。
第１の入力支脈４２は、第１の端子４２Ｃで互いに接続
している第１の能動入力素子４２ａと第１の能動負荷素
子４２ｂとを有する。第１の能動入力素子４２ａのソー
スは第４の端子２２に接続しドレインは第１の端子４２
Ｃに接続し入力はマイナス入力端子１２と接続し、さら
に第１の能動入力素子４２ａの基板入力は正の電源端子
９２と接続する。第１の能動負荷素子４２ｂのソースは
第５の端子２４に接続しドレインは第１の端子４２Ｃに
接続し入力は第１の端子４２Ｃと接続し、さらに第１の
能動負荷素子４２ｂの基板入力は第６の端子３４ａに接
続する。
している第１の能動入力素子４２ａと第１の能動負荷素
子４２ｂとを有する。第１の能動入力素子４２ａのソー
スは第４の端子２２に接続しドレインは第１の端子４２
Ｃに接続し入力はマイナス入力端子１２と接続し、さら
に第１の能動入力素子４２ａの基板入力は正の電源端子
９２と接続する。第１の能動負荷素子４２ｂのソースは
第５の端子２４に接続しドレインは第１の端子４２Ｃに
接続し入力は第１の端子４２Ｃと接続し、さらに第１の
能動負荷素子４２ｂの基板入力は第６の端子３４ａに接
続する。
第２の入力支脈４４は、第２の端子４４Ｇで互いに接続
している第２の能動入力素子４４ａと第２の能動負荷素
子４４ｂとを有する。この第２の能動入力素子４４ａの
ソースは第４の端子２２に接続しドレインは第２の端子
４４Ｃに接続し入力はプラス入力端子１４と接続し、さ
らに第２の能動入力素子４４ａの基板入力は正の電源端
子９２と接続する。第２の能動負荷素子４４ｂのソース
は第５の端子２４に接続しドレインは第２の端子４４Ｃ
に接続し入力は第１の端子４２Ｃと接続し、さらに第２
の能動負荷素子４４ｂの基板入力は第７の端子３４ｂと
接続する。
している第２の能動入力素子４４ａと第２の能動負荷素
子４４ｂとを有する。この第２の能動入力素子４４ａの
ソースは第４の端子２２に接続しドレインは第２の端子
４４Ｃに接続し入力はプラス入力端子１４と接続し、さ
らに第２の能動入力素子４４ａの基板入力は正の電源端
子９２と接続する。第２の能動負荷素子４４ｂのソース
は第５の端子２４に接続しドレインは第２の端子４４Ｃ
に接続し入力は第１の端子４２Ｃと接続し、さらに第２
の能動負荷素子４４ｂの基板入力は第７の端子３４ｂと
接続する。
第３の入力支脈４６は、第３の端子４６Ｃで互いに接続
している第３の能動入力素子４６ａと第３の能動負荷素
子４６ｂとを有する。この第３の能動入力素子４６ａの
ソースは第４の端子２２に接続しドレインは第３の端子
４６Ｃに接続し入力は切替端子１６と接続し、さらに第
３の能動入力素子４６ａの基板入力は正の電源端子９２
と接続する。第３の能動負荷素子４６ｂのソースは第５
の端子２４に接続しドレインは第３の端子４６ｃに接続
し入力は第１の端子４２Ｃと接続し、さらに第３の能動
負荷素子４６ｂの基板入力は第５の端子２４と接続する
。
している第３の能動入力素子４６ａと第３の能動負荷素
子４６ｂとを有する。この第３の能動入力素子４６ａの
ソースは第４の端子２２に接続しドレインは第３の端子
４６Ｃに接続し入力は切替端子１６と接続し、さらに第
３の能動入力素子４６ａの基板入力は正の電源端子９２
と接続する。第３の能動負荷素子４６ｂのソースは第５
の端子２４に接続しドレインは第３の端子４６ｃに接続
し入力は第１の端子４２Ｃと接続し、さらに第３の能動
負荷素子４６ｂの基板入力は第５の端子２４と接続する
。
チョップ回路４０は、第１のスイッチ手段５２と第２の
スイッチ手段５４とを有する。
スイッチ手段５４とを有する。
第１のスイッチ手段５２は、第１のスイッチ５２ａと第
２のスイッチ５２ｂとを有する。この第１のスイッチ５
２ａはマイナス入力端子１２と切替端子１６とに接続し
、第２のスイッチ５２ｂはプラス入力端子１４と切替端
子１６とに接続している。
２のスイッチ５２ｂとを有する。この第１のスイッチ５
２ａはマイナス入力端子１２と切替端子１６とに接続し
、第２のスイッチ５２ｂはプラス入力端子１４と切替端
子１６とに接続している。
第２のスイッチ手段５４は、第３のスイッチ５４ａと第
４のスイッチ５４ｂとを有する。この第３のスイッチ５
４ａは第８の端子３２と第６の端子３４ａとに接続し、
第４のスイッチ５４ｂは第８の端子３２と第７の端子３
４ｂとに接続する。
４のスイッチ５４ｂとを有する。この第３のスイッチ５
４ａは第８の端子３２と第６の端子３４ａとに接続し、
第４のスイッチ５４ｂは第８の端子３２と第７の端子３
４ｂとに接続する。
本発明ノチョッパ安定化オペアンプ１において新たに付
加した第３のスイッチ手段５６は、第５のスイッチ５６
ａと第６のスイッチ５６ｂとを有する。この第５のスイ
ッチ５６ａは第１の電圧保持容量６６ａに対して並列に
接続し、第６のスイッチ５６ｂは第２の電圧保持容量６
６ｂに対して並列に接続する。
加した第３のスイッチ手段５６は、第５のスイッチ５６
ａと第６のスイッチ５６ｂとを有する。この第５のスイ
ッチ５６ａは第１の電圧保持容量６６ａに対して並列に
接続し、第６のスイッチ５６ｂは第２の電圧保持容量６
６ｂに対して並列に接続する。
制御回路５８は第１のスイッチ手段５２と第２のスイッ
チ手段５４と第３のスイッチ手段５６との開閉を制御す
る。
チ手段５４と第３のスイッチ手段５６との開閉を制御す
る。
以上説明した回路で本発明のチョッパ安定化オペアンプ
１は構成している。次に以上の構成に基づく動作を説明
する。
１は構成している。次に以上の構成に基づく動作を説明
する。
正の電源端子９２と負の電源端子９４とに正規の電圧を
印加したと同時に、制御回路５８から第３のスイッチ手
段５６に、第５のスイッチ５６ａと第６のスイッチ５６
ｂとを閉じる信号が送られ、第６の端子３４ａと第７の
端子３４ｂとは第５の端子２４と同電位になるように一
定時間この状態を保つ。その後制御回路５８から第３の
スイッチ手段５６に第５のスイッチ５６ａと第６のスイ
ッチ５６ｂとを開く信号が送られる。
印加したと同時に、制御回路５８から第３のスイッチ手
段５６に、第５のスイッチ５６ａと第６のスイッチ５６
ｂとを閉じる信号が送られ、第６の端子３４ａと第７の
端子３４ｂとは第５の端子２４と同電位になるように一
定時間この状態を保つ。その後制御回路５８から第３の
スイッチ手段５６に第５のスイッチ５６ａと第６のスイ
ッチ５６ｂとを開く信号が送られる。
そして制御回路５８から第１のスイッチ手段５２に、第
１のスイッチ５２ａを閉じ第２のスイッチ５２ｂを開く
信号が送られ、切替端子１６にマイナス入力端子１２と
同じ電圧が現れる。すると、第１の入力支脈４２と第３
の入力支脈４６との偏差が第３の端子４６Ｃに現れるよ
うになる。
１のスイッチ５２ａを閉じ第２のスイッチ５２ｂを開く
信号が送られ、切替端子１６にマイナス入力端子１２と
同じ電圧が現れる。すると、第１の入力支脈４２と第３
の入力支脈４６との偏差が第３の端子４６Ｃに現れるよ
うになる。
この偏差は、反転増幅回路７２に入力され、反転増幅回
路７２の出力電圧が第８の端子３２に現れる。同時に制
御回路５８から第２のスイッチ手段５４に、第３のスイ
ッチ５４ａを閉じ第４のスイッチ５４ｂを開く信号が送
られ第１の能動負荷素子４２ｂの基板入力に第６の端子
３４ａを通じて反転増幅回路７２の出力電圧が与えられ
、第１の補正動作に入り、第１の入力支脈４２と第３の
入力支脈４６とは平衡し、この時の反転増幅器７２の出
力電圧が第１の電圧保持容量６６ａに記憶される。
路７２の出力電圧が第８の端子３２に現れる。同時に制
御回路５８から第２のスイッチ手段５４に、第３のスイ
ッチ５４ａを閉じ第４のスイッチ５４ｂを開く信号が送
られ第１の能動負荷素子４２ｂの基板入力に第６の端子
３４ａを通じて反転増幅回路７２の出力電圧が与えられ
、第１の補正動作に入り、第１の入力支脈４２と第３の
入力支脈４６とは平衡し、この時の反転増幅器７２の出
力電圧が第１の電圧保持容量６６ａに記憶される。
次に制御回路５８から第１のスイッチ手段５２に第１の
スイッチ５２ａを開き第２のスイッチ５２ｂを閉じる信
号が送られ、切替端子１６にプラス入力端子１４と同じ
電圧が現れる。すると、第２の入力支脈４４と第３の入
力支脈４６との偏差が第３の端子４６Ｃに現れるように
なる。この偏差は、反転増幅回路７２に入力され、反転
増幅回路７２の出力電圧が第８の端子３２に現れる。
スイッチ５２ａを開き第２のスイッチ５２ｂを閉じる信
号が送られ、切替端子１６にプラス入力端子１４と同じ
電圧が現れる。すると、第２の入力支脈４４と第３の入
力支脈４６との偏差が第３の端子４６Ｃに現れるように
なる。この偏差は、反転増幅回路７２に入力され、反転
増幅回路７２の出力電圧が第８の端子３２に現れる。
同時に制御回路５８から第２のスイッチ手段５４に第３
のスイッチ５４ａを開き第４のスイッチ５４ｂを閉じる
信号が送られ、第２の能動負荷素子４４ｂの基板入力に
第７の端子３４ｂを通じて反転増幅回路７２の出力電圧
が与えられ第２の補正動作に入り、第２の入力支脈４４
と第３の入力支脈４６とは平衡し、この時の反転増幅回
路７２の出力電圧が第２の電圧保持容量６６ｂに記憶さ
れる。
のスイッチ５４ａを開き第４のスイッチ５４ｂを閉じる
信号が送られ、第２の能動負荷素子４４ｂの基板入力に
第７の端子３４ｂを通じて反転増幅回路７２の出力電圧
が与えられ第２の補正動作に入り、第２の入力支脈４４
と第３の入力支脈４６とは平衡し、この時の反転増幅回
路７２の出力電圧が第２の電圧保持容量６６ｂに記憶さ
れる。
制御回路５８は以上説明した信号を交互に出すことで、
交互に第１の入力支脈４２と第３の入力支脈４６との第
１の補正動作と、第２の入力支脈４４と第３の入力支脈
４６との第２の補正動作とを繰り返すことで、第１の入
力支脈４２と第２の入力支脈４４とが平衡となり、チョ
ッパ安定化オペアンプ１のオフセット電圧が除去される
。
交互に第１の入力支脈４２と第３の入力支脈４６との第
１の補正動作と、第２の入力支脈４４と第３の入力支脈
４６との第２の補正動作とを繰り返すことで、第１の入
力支脈４２と第２の入力支脈４４とが平衡となり、チョ
ッパ安定化オペアンプ１のオフセット電圧が除去される
。
以上で説明してきたスイッチの一実施例としては、例え
ばＭＯＳＦＥＴで構成する。
ばＭＯＳＦＥＴで構成する。
第３のスイッチ手段を設ける本発明により、第１の補正
動作と第２の補正動作とを繰り返すことで最終的に第１
の入力支脈と第２の入力支脈とが平衡状態に達する動作
をする前に、第１の電圧保持容量と第２の電圧保持容量
の両端の電圧が等しくなった状態を作り出している。
動作と第２の補正動作とを繰り返すことで最終的に第１
の入力支脈と第２の入力支脈とが平衡状態に達する動作
をする前に、第１の電圧保持容量と第２の電圧保持容量
の両端の電圧が等しくなった状態を作り出している。
ところで従来例のチョッパ安定化オペアンプが最終的に
第１の入力支脈と第２の入力支脈とが平衡になりオフセ
ット電圧が除去された状態を考えると、問題としている
オフセット電圧が数μボルト程度を前提にしているので
、第１の電圧保持容量と第２の電圧保持容量の両端の電
位は通常極わずかの差しかない。しかも第５の端子と第
６の端子と第７の端子の電位差もほとんどない。
第１の入力支脈と第２の入力支脈とが平衡になりオフセ
ット電圧が除去された状態を考えると、問題としている
オフセット電圧が数μボルト程度を前提にしているので
、第１の電圧保持容量と第２の電圧保持容量の両端の電
位は通常極わずかの差しかない。しかも第５の端子と第
６の端子と第７の端子の電位差もほとんどない。
従って先に述べた第１の補正動作と第２の補正動作を繰
り返す以前に上記のように第１の電圧保持容量と第２の
電圧保持容量の両端の電位を同一にする初期化をするこ
とでチョッパ安定化オペアンプの安定動作に達するまで
の時間が大幅に短縮される。携帯機器等の消費電力を抑
える必要のある応用に於て、通常使われる間欠動作でチ
ョッパ安定化オペアンプを用いる場合の設計上の制約が
無くなり、更に今まで安定動作に達するまでに無駄に使
用していた消費電力を低減でき、より一層の低消費電力
の携帯機器を設計できる効果がある。
り返す以前に上記のように第１の電圧保持容量と第２の
電圧保持容量の両端の電位を同一にする初期化をするこ
とでチョッパ安定化オペアンプの安定動作に達するまで
の時間が大幅に短縮される。携帯機器等の消費電力を抑
える必要のある応用に於て、通常使われる間欠動作でチ
ョッパ安定化オペアンプを用いる場合の設計上の制約が
無くなり、更に今まで安定動作に達するまでに無駄に使
用していた消費電力を低減でき、より一層の低消費電力
の携帯機器を設計できる効果がある。
第１図は本発明におけるチョッパ安定化オペアンプの構
成を示す回路図、第２図は従来例におけるチョッパ安定
化オペアンプの構成を示す回路図である。 １・・・・・・チョッパ安定化オペアンプ、４０・・・
・・・差動対回路、 ５０・・・・・・チョップ回路、 ５６・・・・・・第３のスイッチ手段、５８・・・・・
・制御回路、 ７２・・・・・・反転増幅回路、 ７４・・・・・・出力バッファ回路。
成を示す回路図、第２図は従来例におけるチョッパ安定
化オペアンプの構成を示す回路図である。 １・・・・・・チョッパ安定化オペアンプ、４０・・・
・・・差動対回路、 ５０・・・・・・チョップ回路、 ５６・・・・・・第３のスイッチ手段、５８・・・・・
・制御回路、 ７２・・・・・・反転増幅回路、 ７４・・・・・・出力バッファ回路。
Claims (1)
- 差動対回路と、チョップ回路と、制御回路と、反転増幅
回路と、出力バッファ回路と、電流供給素子と、電圧供
給素子と、第１の電圧保持容量と第２の電圧保持容量と
、第３のスイッチ手段とを有し、該差動対回路は第１の
入力支脈と第２の入力支脈と第３の入力支脈とからなり
、該第１の入力支脈はソースが第４の端子に接続しドレ
インが第１の端子に接続しゲートがマイナス入力端子に
接続し基板電極が正の電源端子に接続する第１の能動入
力素子とソースが第５の端子に接続しドレインが前記第
１の端子に接続しゲートが前記第１の端子に接続し基板
電極が第６の端子に接続する第１の能動負荷素子とから
なり、該第２の入力支脈はソースが前記第４の端子に接
続しドレインが第２の端子に接続しゲートがプラス入力
端子に接続し基板電極が前記正の電源端子に接続する第
２の能動入力素子とソースが前記第５の端子に接続しド
レインが該第２の端子に接続しゲートが前記第１の端子
に接続し基板電極が第７の端子に接続する第２の能動負
荷素子とからなり、該第３の入力支脈はソースが前記第
４の端子に接続しドレインが第３の端子に接続しゲート
が切替端子に接続し基板電極が前記正の電源端子に接続
する第３の能動入力素子とソースが前記第５の端子に接
続しドレインが該第３の端子に接続しゲートが前記第１
の端子に接続し基板電極が前記第５の端子に接続する第
３の能動負荷素子とからなり、該チョップ回路は第１の
スイッチ手段と第２のスイッチ手段とからなり、該第１
のスイッチ手段は一方が前記マイナス入力端子に接続し
他方が前記切替端子に接続する第１のスイッチと一方が
前記プラス入力端子に接続し他方が前記切替端子に接続
する第２のスイッチとからなり、該第２のスイッチ手段
は一方が前記第６の端子に接続し他方が第８の端子に接
続する第３のスイッチと一方が前記第７の端子に接続し
他方が該第８の端子に接続する第４のスイッチとからな
り、該制御回路は前記第１のスイッチ手段と第２のスイ
ッチ手段と第３のスイッチ手段との開閉を制御し、該反
転増幅回路は入力が前記第３の端子に接続し出力が前記
第８の端子に接続し、該出力バッファ回路は入力が前記
第２の端子に接続し出力が出力端子に接続し、該電流供
給素子は一方が前記正の電源端子に接続し他方が前記第
４の端子に接続し、該電圧供給素子は一方が前記負の電
源端子に接続し他方が前記第５の端子に接続し、該第１
の電圧保持容量は一方が前記第６の端子に接続し他方が
前記第５の端子に接続し、該第２の電圧保持容量は一方
が前記第７の端子に接続し他方が前記第５の端子に接続
し、該第３のスイッチ手段は第５のスイッチと第６のス
イッチとからなり、該第５のスイッチは一方が前記第６
の端子に接続し他方が前記第５の端子に接続し、該第６
のスイッチは一方が前記第７の端子に接続し他方が前記
第５の端子に接続することを特徴とするチョッパ安定化
オペアンプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22824590A JPH04111607A (ja) | 1990-08-31 | 1990-08-31 | チョッパ安定化オペアンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22824590A JPH04111607A (ja) | 1990-08-31 | 1990-08-31 | チョッパ安定化オペアンプ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04111607A true JPH04111607A (ja) | 1992-04-13 |
Family
ID=16873439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22824590A Pending JPH04111607A (ja) | 1990-08-31 | 1990-08-31 | チョッパ安定化オペアンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04111607A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002504280A (ja) * | 1997-06-10 | 2002-02-05 | シーラス ロジック，インコーポレイテッド | 拡張された条件付き安定のための動的オフセット低減、制御された飽和電流限界、および電流フィードバックを備える高位マルチパス演算増幅器 |
-
1990
- 1990-08-31 JP JP22824590A patent/JPH04111607A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002504280A (ja) * | 1997-06-10 | 2002-02-05 | シーラス ロジック，インコーポレイテッド | 拡張された条件付き安定のための動的オフセット低減、制御された飽和電流限界、および電流フィードバックを備える高位マルチパス演算増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6577184B2 (en) | Switched-capacitor, common-mode feedback circuit for a differential amplifier without tail current | |
| US5838200A (en) | Differential amplifier with switched capacitor common mode feedback | |
| JPH08130422A (ja) | 最大電圧スイングを有する交換演算増幅器を使用する低電圧交換キャパシタンス回路 | |
| US5565813A (en) | Apparatus for a low voltage differential amplifier incorporating switched capacitors | |
| US4899068A (en) | Comparison circuit with error compensated mos switches | |
| EP0158646B1 (en) | Switched capacitor circuits | |
| KR830001935B1 (ko) | 전압 비교기 | |
| US4249095A (en) | Comparator, sense amplifier | |
| US5994960A (en) | High speed switched op-amp for low supply voltage applications | |
| JPH06232706A (ja) | 比較器 | |
| JPH04111607A (ja) | チョッパ安定化オペアンプ | |
| US4431971A (en) | Dynamic operational amplifier | |
| JPH0585085B2 (ja) | ||
| US5675289A (en) | Differential amplifier | |
| US6333673B2 (en) | Electronic circuit | |
| US5905397A (en) | Switching circuit and switched capacitor circuit including the switching circuit | |
| JPS6367802A (ja) | スイツチ回路 | |
| JPH0520890A (ja) | Ｍｏｓ型サンプルホールドドライバー装置 | |
| JPS63219219A (ja) | スイツチドキヤパシタ回路 | |
| JP4530503B2 (ja) | インピーダンス変換回路 | |
| JPH0232607A (ja) | チョッパ増幅回路のタイミング制御方法 | |
| KR950002216A (ko) | 계단식 가변 임피던스를 갖는 차동 부하단 및, 그런 부하단을 포함하는 클럭화된 비교기 | |
| JPS60198915A (ja) | 電圧比較器 | |
| KR101051685B1 (ko) | 스위치드 커패시터를 사용한 옵셋 보정 회로 및 그 방법 | |
| JP3033346B2 (ja) | サンプルホールド回路 |