JPH04111145A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH04111145A JPH04111145A JP2230942A JP23094290A JPH04111145A JP H04111145 A JPH04111145 A JP H04111145A JP 2230942 A JP2230942 A JP 2230942A JP 23094290 A JP23094290 A JP 23094290A JP H04111145 A JPH04111145 A JP H04111145A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- address
- internal state
- converter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 claims description 12
- RRLHMJHRFMHVNM-BQVXCWBNSA-N [(2s,3r,6r)-6-[5-[5-hydroxy-3-(4-hydroxyphenyl)-4-oxochromen-7-yl]oxypentoxy]-2-methyl-3,6-dihydro-2h-pyran-3-yl] acetate Chemical compound C1=C[C@@H](OC(C)=O)[C@H](C)O[C@H]1OCCCCCOC1=CC(O)=C2C(=O)C(C=3C=CC(O)=CC=3)=COC2=C1 RRLHMJHRFMHVNM-BQVXCWBNSA-N 0.000 abstract description 15
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 101100524644 Toxoplasma gondii ROM4 gene Proteins 0.000 description 5
- 238000012545 processing Methods 0.000 description 4
- 240000002853 Nelumbo nucifera Species 0.000 description 3
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 3
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3055—Monitoring arrangements for monitoring the status of the computing system or of the computing system component, e.g. monitoring if the computing system is on, off, available, not available
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/3167—Testing of combined analog and digital circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ＬＳＩの内部動作、内部記憶装置等の状態
を外部へ出力するようにしたマイクロコンピュータに関
するものである。
を外部へ出力するようにしたマイクロコンピュータに関
するものである。
第７図は従来のＤ／Ａ変換器内蔵シングルチップマイク
ロコンピュータの内部構成を示すブロック図である。図
において１はシングルチップマイクロコンピュータ（以
下マイコンという）の全体を示し、その内部には、２の
プログラムカウンタ、３の汎用レジスタ、４のＲＯＭ、
５のＲＡＭ、６のＤ／Ａ変換器、７のＤ／Ａ変換器用レ
ジスタが内蔵され、これらＤ／Ａ変換器用レジスタ７等
は８のデータバス、９のアドレスバスに接続されている
。データバス８とアドレスバス９で示す矢印の向きは、
ハス上信号（アドレスデータ、データ）の入力及び出力
の方向を示している。１０は上記Ｄ／Ａ変換器６の入力
であり、Ｄ／Ａ変換器用レジスタ７より出力される。１
１はマイコン１内部のハス８．９の制御を行うバスタイ
ミング制御器で、一部のタイミングはマイコン外部にハ
スタイ１３はＤ／Ａ変換器６のアナログ出力、１４１５
はそれぞれマイコン内部のデータバス８．アドレスバス
９をマイコン外部に出力する信号出力である。１６は外
部からの割り込み人力１７に従って、マイコン内部の割
り込み処理制御を行う割り込み制御器である。
ロコンピュータの内部構成を示すブロック図である。図
において１はシングルチップマイクロコンピュータ（以
下マイコンという）の全体を示し、その内部には、２の
プログラムカウンタ、３の汎用レジスタ、４のＲＯＭ、
５のＲＡＭ、６のＤ／Ａ変換器、７のＤ／Ａ変換器用レ
ジスタが内蔵され、これらＤ／Ａ変換器用レジスタ７等
は８のデータバス、９のアドレスバスに接続されている
。データバス８とアドレスバス９で示す矢印の向きは、
ハス上信号（アドレスデータ、データ）の入力及び出力
の方向を示している。１０は上記Ｄ／Ａ変換器６の入力
であり、Ｄ／Ａ変換器用レジスタ７より出力される。１
１はマイコン１内部のハス８．９の制御を行うバスタイ
ミング制御器で、一部のタイミングはマイコン外部にハ
スタイ１３はＤ／Ａ変換器６のアナログ出力、１４１５
はそれぞれマイコン内部のデータバス８．アドレスバス
９をマイコン外部に出力する信号出力である。１６は外
部からの割り込み人力１７に従って、マイコン内部の割
り込み処理制御を行う割り込み制御器である。
各出力信号１２，１４．１５は並列出力のため多軸ケー
ブルを使用し、マイコンｌの端子としては多数のピンが
設けられている。
ブルを使用し、マイコンｌの端子としては多数のピンが
設けられている。
次に動作について説明する。プログラムカウンタ２．汎
用レジスタ３．ＲＯＭ４．ＲＡＭ５はデータバス８．ア
ドレスバス９に接続され、バスタイミング制御器１１の
制御の下に情報の伝送が行われる。第８図に動作の１例
を示す。プログラムカウンタ２．汎用レジスタ３．ＲＯ
Ｍ４．ＲＡＭ５のアドレス及び書き込み／読み出し内容
はアドレスバス９．データバス８上に時分割で現れ、タ
イミング制御信号１２により指定される。
用レジスタ３．ＲＯＭ４．ＲＡＭ５はデータバス８．ア
ドレスバス９に接続され、バスタイミング制御器１１の
制御の下に情報の伝送が行われる。第８図に動作の１例
を示す。プログラムカウンタ２．汎用レジスタ３．ＲＯ
Ｍ４．ＲＡＭ５のアドレス及び書き込み／読み出し内容
はアドレスバス９．データバス８上に時分割で現れ、タ
イミング制御信号１２により指定される。
バスタイミング制御器１１からは第８図の基本り０７り
φ１２ａ、５ＹＮＣ信号１２ｂ、ＷＲ信号１２ｃ、ＲＤ
信号１２ｄが出力されている。アドレスバス９上に現れ
る命令コードの先頭番号２３ａは５ＹＮＣ信号１２ｂの
立ち下がりで示され、ＰＣである。アドレスバス９で示
されるｏ。
φ１２ａ、５ＹＮＣ信号１２ｂ、ＷＲ信号１２ｃ、ＲＤ
信号１２ｄが出力されている。アドレスバス９上に現れ
る命令コードの先頭番号２３ａは５ＹＮＣ信号１２ｂの
立ち下がりで示され、ＰＣである。アドレスバス９で示
されるｏ。
Ａ Ｄ Ｌ −を地２４のＲＡＭ５に書き込まれるデー
タ２５はＷＲ信号１２ｃの立ち上がりでＤＡＴＡＡ。
タ２５はＷＲ信号１２ｃの立ち上がりでＤＡＴＡＡ。
が書き込まれる。
なお、ＡＤ、はアドレス上位、ＡＤＨはアドレス下位の
それぞれ８ビツトである。また、φ信号は命令の基本ク
ロック、５ＹＮＣ信号は命令コード先頭番地タイミング
、ＷＲはプログラムカウンタ２．汎用レジスタ３．ＲＡ
Ｍ５への書き込みタイミング、ＲＤはプログラムカウン
タ２．汎用レジスタ３．ＲＯＭ４．ＲＡＭ５がらの読み
出しタイミングである。Ｄ／Ａ変換器用レジスタ７は汎
用レジスタ３と同様にアドレスバス９．データバス８に
接続され、バスタイミング制御器１１により、データの
データバス８からの書き込み、ブタバス８への読み出し
が行われる。書き込まれた（ラッチされた）Ｄ／Ａ変換
器用レジスタ７の内容はＤ／Ａ変換器人力１０となり、
Ｄ／Ａ変換器６に入力される。Ｄ／Ａ変換器６はデジタ
ルブタをアナログ信号に変換し、Ｄ／Ａ変換器出力１３
としてマイコン１外部に出力する。
それぞれ８ビツトである。また、φ信号は命令の基本ク
ロック、５ＹＮＣ信号は命令コード先頭番地タイミング
、ＷＲはプログラムカウンタ２．汎用レジスタ３．ＲＡ
Ｍ５への書き込みタイミング、ＲＤはプログラムカウン
タ２．汎用レジスタ３．ＲＯＭ４．ＲＡＭ５がらの読み
出しタイミングである。Ｄ／Ａ変換器用レジスタ７は汎
用レジスタ３と同様にアドレスバス９．データバス８に
接続され、バスタイミング制御器１１により、データの
データバス８からの書き込み、ブタバス８への読み出し
が行われる。書き込まれた（ラッチされた）Ｄ／Ａ変換
器用レジスタ７の内容はＤ／Ａ変換器人力１０となり、
Ｄ／Ａ変換器６に入力される。Ｄ／Ａ変換器６はデジタ
ルブタをアナログ信号に変換し、Ｄ／Ａ変換器出力１３
としてマイコン１外部に出力する。
一方、マイコン１内部の プログラムカウンタ２、汎用
レジスタ３．ＲＯＭ４．ＲＡＭ５の内容を外部に出力す
るには２つの方法がある。１つはマイコンｌ外部にバス
タイミング制御信号１２゜アドレスバス出力１４．デー
タバス出力１５を出力し、３つのタイミング関係により
内容を知る方法。
レジスタ３．ＲＯＭ４．ＲＡＭ５の内容を外部に出力す
るには２つの方法がある。１つはマイコンｌ外部にバス
タイミング制御信号１２゜アドレスバス出力１４．デー
タバス出力１５を出力し、３つのタイミング関係により
内容を知る方法。
２つ目は、ソフトウェアによりＤ／Ａ変換器用レジスタ
７にデータバス８を介して、プログラムカウンタ２．汎
用レジスタ３．ＲＯＭ４．ＲＡＭ５の内容を転送し、Ｄ
／Ａ変換器出力１３として内容を知る方法である。
７にデータバス８を介して、プログラムカウンタ２．汎
用レジスタ３．ＲＯＭ４．ＲＡＭ５の内容を転送し、Ｄ
／Ａ変換器出力１３として内容を知る方法である。
このマイコン１には割り込み人力１７と割り込み制御器
１６があり、割り込みプログラム実行の制御が行える。
１６があり、割り込みプログラム実行の制御が行える。
この割り込みプログラムを実行して、必要に応じてＤ／
Ａ変換器用レジスタ７にＲＡＭ５等の内容をソフトウェ
アで取り込んでいる。割り込みを発生しない限り、ＲＡ
Ｍ５等の内容はＤ／Ａ変換器用レジスタ７には転送され
ないものである。割り込み後はメインプログラムの処理
は中断されている。
Ａ変換器用レジスタ７にＲＡＭ５等の内容をソフトウェ
アで取り込んでいる。割り込みを発生しない限り、ＲＡ
Ｍ５等の内容はＤ／Ａ変換器用レジスタ７には転送され
ないものである。割り込み後はメインプログラムの処理
は中断されている。
従来のＤ／Ａ変換器内蔵シングルチップのマイクロコン
ピュータ１は、以上のように構成されているので、プロ
グラムカウンタをはじめとするマイコン内部の状態を外
部へ出力するためには、アドレスバスの信号、データバ
スの信号、バスタイミング制御信号をすべて出力する第
１の方法と、ソフトウェア命令により知りたいデータを
Ｄ／Ａ変換器用レジスタ７に転送し、Ｄ／Ａ変換器６の
出力により知る第２の方法があった。
ピュータ１は、以上のように構成されているので、プロ
グラムカウンタをはじめとするマイコン内部の状態を外
部へ出力するためには、アドレスバスの信号、データバ
スの信号、バスタイミング制御信号をすべて出力する第
１の方法と、ソフトウェア命令により知りたいデータを
Ｄ／Ａ変換器用レジスタ７に転送し、Ｄ／Ａ変換器６の
出力により知る第２の方法があった。
第１の方法は多数の信号ビン数が必要でマイコン１全部
のビン数が制限されることの多い高密度小型のシングル
チップマイクロコンピュータでは容積上で問題があった
。また、測定信号はデジタル信号なので、パルスの列を
観測するため、認識が困難であるという欠点もあった。
のビン数が制限されることの多い高密度小型のシングル
チップマイクロコンピュータでは容積上で問題があった
。また、測定信号はデジタル信号なので、パルスの列を
観測するため、認識が困難であるという欠点もあった。
第２の方法は、ソフトウェアが介するため、外部に内容
が出力されるまでに長い時間がかかる。
が出力されるまでに長い時間がかかる。
また、常に内容を定期的に外部へ出力しようとすると、
そのためのプログラム容量が大きくなる等の問題点があ
った。
そのためのプログラム容量が大きくなる等の問題点があ
った。
この発明は上記のような問題点を解消するためになされ
たもので、小数のピン数追加でしかも高速にマイコン内
部のプログラムカウンタ、汎用レジスタ、ＲＯＭ、ＲＡ
Ｍ等の内容をマイコン外部に出力できるＤ／Ａ変換器内
蔵のシングルチップマイクロコンピュータを得ることを
目的とする。
たもので、小数のピン数追加でしかも高速にマイコン内
部のプログラムカウンタ、汎用レジスタ、ＲＯＭ、ＲＡ
Ｍ等の内容をマイコン外部に出力できるＤ／Ａ変換器内
蔵のシングルチップマイクロコンピュータを得ることを
目的とする。
この発明においては、アドレスバス９及びブタバス８上
に現れたデジタル値をラッチする内部状態ラッチ器１８
と、この内部状態ラッチ器１８に監視したい内容を指定
する内部状態監視選択器２０とを、アドレスバス９及び
データバス８とＤ／Ａ変換器６ａ、６ｂとの間に介装し
て構成した。
に現れたデジタル値をラッチする内部状態ラッチ器１８
と、この内部状態ラッチ器１８に監視したい内容を指定
する内部状態監視選択器２０とを、アドレスバス９及び
データバス８とＤ／Ａ変換器６ａ、６ｂとの間に介装し
て構成した。
監視したい候補のプログラムカウンタ２．汎用レジスタ
３．ＲＯＭ４及びＲＡＭ５等からいくつか任意のアドレ
スを、内部状態監視選択器２ｏがらソフトウェア的に指
定する。内部状態ラッチ器１８から指定されたアドレス
とデータのデジタル値とを出力し、このデジタル値をＤ
／Ａ変換器６ａ、５ｂでアナログ値に変換して出力させ
る。アドレスバス９及びデータバス８に現れる内容と種
類は時分割でバスタイミング制御器１１で決められてい
るので、バスタイミング信号に内部状態監視選択器２０
を同期させて、監視したい対象を特定できる。
３．ＲＯＭ４及びＲＡＭ５等からいくつか任意のアドレ
スを、内部状態監視選択器２ｏがらソフトウェア的に指
定する。内部状態ラッチ器１８から指定されたアドレス
とデータのデジタル値とを出力し、このデジタル値をＤ
／Ａ変換器６ａ、５ｂでアナログ値に変換して出力させ
る。アドレスバス９及びデータバス８に現れる内容と種
類は時分割でバスタイミング制御器１１で決められてい
るので、バスタイミング信号に内部状態監視選択器２０
を同期させて、監視したい対象を特定できる。
Ｃ実施例〕
以下この発明の一実施例を図について説明する。
第１図は発明したＤ／Ａ変換器内蔵シングルチップのマ
イクロコンピュータ（以下マイコン）の内部構成を示す
ブロック図である。同図において、１のマイコンには２
のプログラムカウンタ、３の汎用レジスタ、４のＲＯＭ
、５のＲＡＭが内蔵されＲＡＭ５等は８のデータバス９
のアドレスバスタ、データ）の入力及び出力の方向を示
している。１１はマイコン１内部のハス８．９の制御を
行うバスタイミング制御器である。１６は外部からの割
り込み人力１７に従って、マイコン内部の割り込み処理
制御を行う割り込み制御器である。
イクロコンピュータ（以下マイコン）の内部構成を示す
ブロック図である。同図において、１のマイコンには２
のプログラムカウンタ、３の汎用レジスタ、４のＲＯＭ
、５のＲＡＭが内蔵されＲＡＭ５等は８のデータバス９
のアドレスバスタ、データ）の入力及び出力の方向を示
している。１１はマイコン１内部のハス８．９の制御を
行うバスタイミング制御器である。１６は外部からの割
り込み人力１７に従って、マイコン内部の割り込み処理
制御を行う割り込み制御器である。
次に５ａ、５ｂはマイコン１に内蔵される２つのＤ／Ａ
変換器で、Ｄ／Ａ変換器人力１０ａ。
変換器で、Ｄ／Ａ変換器人力１０ａ。
１０ｂを入力し、マイコン１外部へＤ／Ａ変換器出力１
３ａ、１３ｂを出力する。１８はマイコンの内部状態の
うち監視したいものを選択し、−時記憶する内部状態ラ
ッチ器、１９は選択された複数の内部状態を出力する内
部状態ラッチ器出力、２０は監視したい内部状態を選択
する内部状態監視選択器で、その出力２１は上記内部状
態ラッチ器１８及び下記Ｄ／Ａ入力選択器２２に出力さ
れる。１２はバスタイミング制御器１１の出力で内部状
態ラッチ器１８に与えられる。２２は複数の内部状態ラ
ッチ器出力１９のうち２つをＤ／Ａ変換器６ａ、６ｂに
選択入力するＤ／Ａ入力選択器である。
３ａ、１３ｂを出力する。１８はマイコンの内部状態の
うち監視したいものを選択し、−時記憶する内部状態ラ
ッチ器、１９は選択された複数の内部状態を出力する内
部状態ラッチ器出力、２０は監視したい内部状態を選択
する内部状態監視選択器で、その出力２１は上記内部状
態ラッチ器１８及び下記Ｄ／Ａ入力選択器２２に出力さ
れる。１２はバスタイミング制御器１１の出力で内部状
態ラッチ器１８に与えられる。２２は複数の内部状態ラ
ッチ器出力１９のうち２つをＤ／Ａ変換器６ａ、６ｂに
選択入力するＤ／Ａ入力選択器である。
第３図にＤ／Ａ変換器６ａ、６ｂ、内部状態監視選択器
２０、内部状態ラッチ器１８、Ｄ／Ａ入力選択器２２の
具体的な回路の一例を示す。う、ッチ器１８、Ｄ／Ａ入
力選択器２２の具体的な回路−例を示す。ラッチ器１８
が回路図では分離して一４同一のＩＣ上に構成できる。
２０、内部状態ラッチ器１８、Ｄ／Ａ入力選択器２２の
具体的な回路の一例を示す。う、ッチ器１８、Ｄ／Ａ入
力選択器２２の具体的な回路−例を示す。ラッチ器１８
が回路図では分離して一４同一のＩＣ上に構成できる。
Ｄ／Ａ変換器６ａ、６ｂは２個に限定されないがマイコ
ン１の容積の許す限り多くすることもできる。
ン１の容積の許す限り多くすることもできる。
次に動作について説明する。監視したい内部状態のうち
の２つを内部状態監視選択器２０によって選択する。選
択制御信号は内部状態監視選択器出力２１を通して内部
状態ラッチ器１８を制御する。内部状態ラッチ農工８は
アドレスバス９．データバス８及びバスタイミング制御
信号１２の情報よりプログラムカウンタ２．汎用レジス
タ３゜ＲＯＭ４．ＲＡＭ５のうち指定の部分の状態を選
択、−時記憶する。指定の方法はプログラムカウンタ２
．汎用レジスタ３．ＲＯＭ４．ＲＡＭ５の異なるブロッ
クから、２つの特定番地（アドレス）状態を選択するこ
ともできるし、また、１つのブロック（例えばＲＡＭ）
の中の２つの特定番地（アドレス）状態を選択すること
もできる。
の２つを内部状態監視選択器２０によって選択する。選
択制御信号は内部状態監視選択器出力２１を通して内部
状態ラッチ器１８を制御する。内部状態ラッチ農工８は
アドレスバス９．データバス８及びバスタイミング制御
信号１２の情報よりプログラムカウンタ２．汎用レジス
タ３゜ＲＯＭ４．ＲＡＭ５のうち指定の部分の状態を選
択、−時記憶する。指定の方法はプログラムカウンタ２
．汎用レジスタ３．ＲＯＭ４．ＲＡＭ５の異なるブロッ
クから、２つの特定番地（アドレス）状態を選択するこ
ともできるし、また、１つのブロック（例えばＲＡＭ）
の中の２つの特定番地（アドレス）状態を選択すること
もできる。
内部状態ラッチ器の動作例を第２図で説明する。
図において、φ、５ＹＮＣ，ＷＲ，暮はバスタイミング
制御信号１２ａ〜１２ｄ、ＡＤＤＲはアドレスバス９の
内容、ＤＡＴＡはデータバス８の内容である。この例で
は内部状態監視選択器２２により、プログラムカウンタ
２の内容と、アドレスＡＤＬ番地（下位アドレス）のＲ
ＡＭ５の内容（書き込み内容）が選択されている。内部
状態ラッチ器１８は５ＹＮＣ信号の立ち下がりエツジで
アドレスバス９に出現するプログラムカウンタ２の値を
ラッチし、内部状態ラッチ器出力１９のうちの１つとし
てＬＡＴＣＨ５ＹＮＣを一時記憶／出力する。また、ア
ドレスバス９の値がＡＤし番地になった時のデータバス
８に出現するＡＤＬ番地のＲＡＭ５の内容をＷＲ倍信号
立ち上がりエツジでラッチし、内部状態ラッチ器出力１
９のうちのもう１つの出力として、ＬＡＴＣＨＤＡＴＡ
を一時記憶／出力する。Ｄ／Ａ入力選択器２２は内部状
態監視選択器出力２１の制御により上記態（ＬＡＴＣＨ
５ＹＮＣ）とＡＤＬ番地のＲＡＭの状態（ＬＡＴＣＨＤ
ＡＴＡ）を選択し、それぞれを２つのＤ／Ａ変換器人力
１０ａ、１０ｂに分けて出力する。２つのＤ／Ａ変換器
６ａ、５ｂはこのＤ／Ａ変換器人力１０ａ、１０ｂ （
デジタル値）をアナログ値に変換しマイコン外部にＤ／
Ａ変換器出力１３ａ、１３ｂとして出力する。
制御信号１２ａ〜１２ｄ、ＡＤＤＲはアドレスバス９の
内容、ＤＡＴＡはデータバス８の内容である。この例で
は内部状態監視選択器２２により、プログラムカウンタ
２の内容と、アドレスＡＤＬ番地（下位アドレス）のＲ
ＡＭ５の内容（書き込み内容）が選択されている。内部
状態ラッチ器１８は５ＹＮＣ信号の立ち下がりエツジで
アドレスバス９に出現するプログラムカウンタ２の値を
ラッチし、内部状態ラッチ器出力１９のうちの１つとし
てＬＡＴＣＨ５ＹＮＣを一時記憶／出力する。また、ア
ドレスバス９の値がＡＤし番地になった時のデータバス
８に出現するＡＤＬ番地のＲＡＭ５の内容をＷＲ倍信号
立ち上がりエツジでラッチし、内部状態ラッチ器出力１
９のうちのもう１つの出力として、ＬＡＴＣＨＤＡＴＡ
を一時記憶／出力する。Ｄ／Ａ入力選択器２２は内部状
態監視選択器出力２１の制御により上記態（ＬＡＴＣＨ
５ＹＮＣ）とＡＤＬ番地のＲＡＭの状態（ＬＡＴＣＨＤ
ＡＴＡ）を選択し、それぞれを２つのＤ／Ａ変換器人力
１０ａ、１０ｂに分けて出力する。２つのＤ／Ａ変換器
６ａ、５ｂはこのＤ／Ａ変換器人力１０ａ、１０ｂ （
デジタル値）をアナログ値に変換しマイコン外部にＤ／
Ａ変換器出力１３ａ、１３ｂとして出力する。
なお、Ｄ／Ａ変換器６の構成はＲ−２Ｒ（、ラグ抵抗式
）型の抵抗分圧方式であってもＰＷＭ（パルス・ワイド
・モジュレーション）出力であってもかまわない。本実
施例はＲ−２Ｒ型の場合を想定しているが、ＰＷＭの場
合はＤ／Ａ変換器出力１３ａ、１３ｂはＰＷＭ波形出力
となり、その後、積分回路を通すことにより第６図１３
ａ１３ｂのアナログ波形が得られる。
）型の抵抗分圧方式であってもＰＷＭ（パルス・ワイド
・モジュレーション）出力であってもかまわない。本実
施例はＲ−２Ｒ型の場合を想定しているが、ＰＷＭの場
合はＤ／Ａ変換器出力１３ａ、１３ｂはＰＷＭ波形出力
となり、その後、積分回路を通すことにより第６図１３
ａ１３ｂのアナログ波形が得られる。
次に実際にプログラムを実行させた場合の動作例を説明
する。
する。
第４図はサンプルプログラムのフローチャートである。
同図ｉａ）のメインルーチン（ＭＡＩＮ）においては、
まずプログラムカウンタ２の状態をＤ／Ａ変換器出力１
３ａに、また００００番地のＲＡＭ５の内容をＤ／Ａ変
換器出力１３ｂにそれぞれ出力するように、内部状態監
視選択器２０を設定する（手順２８）。その後、一定の
時間ウェイトする（手順２９）、００００番地のＲＡＭ
５内容（ＣＯＵＮＴＥＲとラベルをつける）を１つずつ
インクレメントする処理（手順３０）を永久ループさせ
る（手順２９→手順３〇−手順２９・・・・）。一方、
同図（ｂ）の一般の割り込み処理（ＩＮＴ）においては
、第４図（ｂ）に示すように外部割り込み人力１７が検
知される毎にＣ０ＵＮＴＥＲの内容をＯにクリアする処
理（手順３１）を設ける。以上のプログラム及びＣ０Ｕ
ＮＴＥＲデータを第５図に示すＭＥＭＯＲＹ ＭＡＰ
上の番地に割り当て、プログラムを実行させるとＤ／Ａ
変換器出力１３ａ、１３ｂには第６図のような波形が出
力される。３２はＣ０ｔＪＮＴＥＲの変化する範囲（ア
ドレス００００＋ｉ） 、３３はメインルチンのアドレ
ス範囲（Ｆ ＯＯＯ〜ＦＯ２０）、３４は割り込み処理
のアドレス範囲（ＦＦＯＯ〜ＦＦ２０）である。割り込
みの発生毎にアドレスがジャンプし、Ｃ０ＵＮＴＥＲの
内容がクリアされているのが、Ｄ／Ａ変換器６ａ、６ｂ
の出力１３ａ、１３ｂとしてオシロスコープ上で容易に
観測できる。
まずプログラムカウンタ２の状態をＤ／Ａ変換器出力１
３ａに、また００００番地のＲＡＭ５の内容をＤ／Ａ変
換器出力１３ｂにそれぞれ出力するように、内部状態監
視選択器２０を設定する（手順２８）。その後、一定の
時間ウェイトする（手順２９）、００００番地のＲＡＭ
５内容（ＣＯＵＮＴＥＲとラベルをつける）を１つずつ
インクレメントする処理（手順３０）を永久ループさせ
る（手順２９→手順３〇−手順２９・・・・）。一方、
同図（ｂ）の一般の割り込み処理（ＩＮＴ）においては
、第４図（ｂ）に示すように外部割り込み人力１７が検
知される毎にＣ０ＵＮＴＥＲの内容をＯにクリアする処
理（手順３１）を設ける。以上のプログラム及びＣ０Ｕ
ＮＴＥＲデータを第５図に示すＭＥＭＯＲＹ ＭＡＰ
上の番地に割り当て、プログラムを実行させるとＤ／Ａ
変換器出力１３ａ、１３ｂには第６図のような波形が出
力される。３２はＣ０ｔＪＮＴＥＲの変化する範囲（ア
ドレス００００＋ｉ） 、３３はメインルチンのアドレ
ス範囲（Ｆ ＯＯＯ〜ＦＯ２０）、３４は割り込み処理
のアドレス範囲（ＦＦＯＯ〜ＦＦ２０）である。割り込
みの発生毎にアドレスがジャンプし、Ｃ０ＵＮＴＥＲの
内容がクリアされているのが、Ｄ／Ａ変換器６ａ、６ｂ
の出力１３ａ、１３ｂとしてオシロスコープ上で容易に
観測できる。
本発明におては、ソフトウェアにより一度監視したいア
ドレスを指定すれば付加した選択器とラッチ器が継続し
て自動的に内容を外部に出力するため、プログラムの増
加が少なくてすむ。また、この発明の構成においては、
Ｄ／Ａ変換器を従来の通りソフトウェアで直接内容を制
御できるため、内部状態を外部で監視する必要がない場
合でも、従来どおりの周辺アナログ制御のためのＤ／Ａ
変換器内蔵シングル千ノブマイクロコンピュータとして
も使用できる。
ドレスを指定すれば付加した選択器とラッチ器が継続し
て自動的に内容を外部に出力するため、プログラムの増
加が少なくてすむ。また、この発明の構成においては、
Ｄ／Ａ変換器を従来の通りソフトウェアで直接内容を制
御できるため、内部状態を外部で監視する必要がない場
合でも、従来どおりの周辺アナログ制御のためのＤ／Ａ
変換器内蔵シングル千ノブマイクロコンピュータとして
も使用できる。
以上説明してきたようにこの発明によれは、アドレスバ
ス及びデータバス上に現れたデジタル値をラッチする内
部状態ラッチ器と、この内部状態ラッチ器に監視したい
内容を指定する内部状態監視選択器とをアドレスバス及
びデルタハスとＤ／Ａ変換器との間に介装したので、Ｒ
ＡＭ等の内容をマイコンの外部に自由にリアルタイムで
出力して、観測できる。また、限られたサイズを殆ど変
更することなく、数少ないピン数で内部の動作状態をオ
シロスコープ上に読み出しできる。また、ソフトウェア
のデバッグ時に内部状態を自由にモニターでき、本来具
えなかったプログラムの動きが視覚的に捉えることがで
き、他人のプログラムの解析、評価ができる。
ス及びデータバス上に現れたデジタル値をラッチする内
部状態ラッチ器と、この内部状態ラッチ器に監視したい
内容を指定する内部状態監視選択器とをアドレスバス及
びデルタハスとＤ／Ａ変換器との間に介装したので、Ｒ
ＡＭ等の内容をマイコンの外部に自由にリアルタイムで
出力して、観測できる。また、限られたサイズを殆ど変
更することなく、数少ないピン数で内部の動作状態をオ
シロスコープ上に読み出しできる。また、ソフトウェア
のデバッグ時に内部状態を自由にモニターでき、本来具
えなかったプログラムの動きが視覚的に捉えることがで
き、他人のプログラムの解析、評価ができる。
第１図はこの発明のマイクロコンピュータの実施例を示
す構成図、第２図はこの発明の動作タイミングを示す図
、第３図は第１図の要部の具体的回路の一例を示す図、
第４図は本発明の詳細な説明するためのフローチャート
、第５図はメモリマツプを示す図、第６図は本発明の結
果を示すクラフ図、第７図は従来のマイクロコンピュー
タの構成図、第８図は従来のマイクロコンピュータの動
作タイミングを示す図である。 ｌ・・・マイクロコンピュータ、２・・・プログラムカ
ウンタ、３・・・汎用レジスタ、４・ＲＯＭ、５・・・
ＲＡＭ、６・・・Ｄ／Ａ変換器、８・・・データバス、
９・・・アドレスバス、１１・・・ハスタイミンク制御
卸器、１８・・・内部状態ラッチ器、１９・・・内部状
態ラッチ器出力、２０・・・内部状態監視選択器、２１
・・・内部状態監視選択器出力、２２・・・Ｄ／Ａ入力
選択器。 代理人 弁理士 宮 園 純 ＬＤＭ ＃ＤＡＴＡ ＤＬ （的ＡＤＬ） ← ＡＴＡ ＭＥＭＯＲＹ ＭＡＲ −一」 平成 ３年 ７月）二口
す構成図、第２図はこの発明の動作タイミングを示す図
、第３図は第１図の要部の具体的回路の一例を示す図、
第４図は本発明の詳細な説明するためのフローチャート
、第５図はメモリマツプを示す図、第６図は本発明の結
果を示すクラフ図、第７図は従来のマイクロコンピュー
タの構成図、第８図は従来のマイクロコンピュータの動
作タイミングを示す図である。 ｌ・・・マイクロコンピュータ、２・・・プログラムカ
ウンタ、３・・・汎用レジスタ、４・ＲＯＭ、５・・・
ＲＡＭ、６・・・Ｄ／Ａ変換器、８・・・データバス、
９・・・アドレスバス、１１・・・ハスタイミンク制御
卸器、１８・・・内部状態ラッチ器、１９・・・内部状
態ラッチ器出力、２０・・・内部状態監視選択器、２１
・・・内部状態監視選択器出力、２２・・・Ｄ／Ａ入力
選択器。 代理人 弁理士 宮 園 純 ＬＤＭ ＃ＤＡＴＡ ＤＬ （的ＡＤＬ） ← ＡＴＡ ＭＥＭＯＲＹ ＭＡＲ −一」 平成 ３年 ７月）二口
Claims (1)
- 【特許請求の範囲】 共通のアドレスバス及びデータバスで互いに接続された
プログラムカウンタ、汎用レジスタ、ＲＯＭ及びＲＡＭ
等と、前記アドレスバス及びデータバス上に現れる前記
ＲＡＭ等へのアクセス信号を制御するバスタイミング制
御器と、前記アドレスバス及びデータバス上に現れたデ
ジタル値を取り込んでアナログ値に変換するＤ／Ａ変換
器とを備えたマイクロコンピュータにおいて、 前記アドレスバス及びデータバス上に現れたデジタル値
をラッチする内部状態ラッチ器と、この内部状態ラッチ
器に監視したい内容を指定する内部状態監視選択器とを
前記アドレスバス及びデータバスと前記Ｄ／Ａ変換器と
の間に介装したことを特徴とするマイクロコンピュータ
。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2230942A JPH04111145A (ja) | 1990-08-31 | 1990-08-31 | マイクロコンピュータ |
| GB9112507A GB2247547B (en) | 1990-08-31 | 1991-06-11 | Microcomputer |
| DE4121294A DE4121294C2 (de) | 1990-08-31 | 1991-06-27 | Mikrocomputer mit eingebauter DA-Wandlereinrichtung |
| US08/265,556 US5539919A (en) | 1990-08-31 | 1994-06-24 | Microcomputer having function to specify functional block having data to be monitored and to output data as an anaglog signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2230942A JPH04111145A (ja) | 1990-08-31 | 1990-08-31 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04111145A true JPH04111145A (ja) | 1992-04-13 |
Family
ID=16915724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2230942A Pending JPH04111145A (ja) | 1990-08-31 | 1990-08-31 | マイクロコンピュータ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5539919A (ja) |
| JP (1) | JPH04111145A (ja) |
| DE (1) | DE4121294C2 (ja) |
| GB (1) | GB2247547B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5872603A (en) * | 1993-10-29 | 1999-02-16 | Sanyo Electric Co., Ltd. | Analog circuit controller using signals indicative of control voltage and type of control voltage |
| DE4338820A1 (de) * | 1993-11-13 | 1995-05-18 | Bosch Gmbh Robert | Einchip-Mikrorechner |
| US5912452A (en) * | 1997-02-06 | 1999-06-15 | Intermec Corporation | Method and apparatus for reading one-and two-dimensional symbols with a linear detector |
| US6362768B1 (en) | 1999-08-09 | 2002-03-26 | Honeywell International Inc. | Architecture for an input and output device capable of handling various signal characteristics |
| CN106292456B (zh) * | 2016-09-28 | 2018-12-07 | 中山海倍瑞智能软件科技有限公司 | 单片机ram全局变量监控方法和装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5785137A (en) * | 1980-11-17 | 1982-05-27 | Hitachi Ltd | Signal processor |
| JPS595367A (ja) * | 1982-07-01 | 1984-01-12 | Hitachi Ltd | マイクロプロセツサの動作状態監視装置 |
| JPS6326741A (ja) * | 1986-07-18 | 1988-02-04 | Fujitsu Ltd | デ−タ処理装置の試験装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4301513A (en) * | 1977-08-29 | 1981-11-17 | Hewlett-Packard Company | Logic state analyzer with restart and state occurrence qualification |
| US4202046A (en) * | 1978-09-01 | 1980-05-06 | Ncr Corporation | Data storage system for storing multilevel signals |
| US4326192A (en) * | 1979-06-11 | 1982-04-20 | International Business Machines Corporation | Sequential successive approximation analog-to-digital converter |
| US4517671A (en) * | 1982-11-30 | 1985-05-14 | Lewis James D | Apparatus for operational analysis of computers |
| DE3331572C2 (de) * | 1983-09-01 | 1985-11-21 | Hans-Jürgen Prof. Dipl.-Ing. 8560 Lauf Leistner | Hochintegrierter Baustein mit reduzierter Anzahl von Anschlüssen zur Signalverarbeitung und/oder -Speicherung |
| US4975837A (en) * | 1984-10-01 | 1990-12-04 | Unisys Corporation | Programmable unit having plural levels of subinstruction sets where a portion of the lower level is embedded in the code stream of the upper level of the subinstruction sets |
-
1990
- 1990-08-31 JP JP2230942A patent/JPH04111145A/ja active Pending
-
1991
- 1991-06-11 GB GB9112507A patent/GB2247547B/en not_active Expired - Fee Related
- 1991-06-27 DE DE4121294A patent/DE4121294C2/de not_active Expired - Fee Related
-
1994
- 1994-06-24 US US08/265,556 patent/US5539919A/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5785137A (en) * | 1980-11-17 | 1982-05-27 | Hitachi Ltd | Signal processor |
| JPS595367A (ja) * | 1982-07-01 | 1984-01-12 | Hitachi Ltd | マイクロプロセツサの動作状態監視装置 |
| JPS6326741A (ja) * | 1986-07-18 | 1988-02-04 | Fujitsu Ltd | デ−タ処理装置の試験装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5539919A (en) | 1996-07-23 |
| DE4121294C2 (de) | 1996-02-29 |
| GB2247547A (en) | 1992-03-04 |
| GB9112507D0 (en) | 1991-07-31 |
| GB2247547B (en) | 1994-12-07 |
| DE4121294A1 (de) | 1992-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0067496B1 (en) | Automatic test system | |
| JPH01134541A (ja) | 情報処理装置 | |
| JPH04111145A (ja) | マイクロコンピュータ | |
| JPS63271601A (ja) | 出力パルス発生装置 | |
| JP3102486B2 (ja) | ディジタル保護リレーの解析装置 | |
| JPS59123934A (ja) | プログラム可能な論理制御装置 | |
| JPS595367A (ja) | マイクロプロセツサの動作状態監視装置 | |
| JPS60237503A (ja) | シ−ケンスコントロ−ラの高速処理方式 | |
| JPS6324507Y2 (ja) | ||
| JP2002374167A (ja) | 監視制御のアナログ入力装置 | |
| JPS6113978Y2 (ja) | ||
| JPH02178886A (ja) | データ記録装置 | |
| JPH06230806A (ja) | プログラマブルコントローラのリモートｉ／ｏシステム | |
| JPH01175436A (ja) | データフォーマットコンバータおよびかかるコンバータ群を用い装置をチェックおよび試験するための自動システム | |
| RU2150730C1 (ru) | Автоматизированная система контроля | |
| JP2553630B2 (ja) | データ処理装置 | |
| JPS6337436A (ja) | プログラム開発支援装置 | |
| JPS6091454A (ja) | 集積回路 | |
| JPH0223422A (ja) | 並列演算装置 | |
| SU1151962A1 (ru) | Микропрограммное устройство управлени | |
| JPH0223424A (ja) | 並列演算装置 | |
| JPH023829A (ja) | プログラム実行時間測定装置 | |
| JPS61294503A (ja) | 演算ユニツト | |
| JPH0223423A (ja) | 並列演算装置の単位演算回路 | |
| JPS6017140B2 (ja) | デ−タ処理装置におけるマイクロプログラムの実行順序制御方式 |