JPH04106927A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は半導体装置の製造方法に関し、特にメサ溝の形
成方法に関する。

〈従来の技術〉 第７図乃至第８図は従来におけるメサ溝の形成方法を経
時的に示す図、第９図は従来技術により形成されたメサ
溝にパッシベーションを施した状態を示す図である。

シリコン基板１０上に酸化膜１２を形成した後、ホトレ
ジスト１３を酸化膜１２の所定部分に形成し、公知のホ
トエツチング法により酸化膜１２に窓開けを行う（第７
図）。

次に、硝酸およびフッ酸の混合液を用い、シリコン基板
１０のエツチングを行うことにより、メサ溝１４が形成
される。このエツチングにおいて酸化膜１２のサイドエ
ツチングよりシリコン基板１０のサイドエツチングのレ
ートの方か大きいため、メサ溝１４の縁部に酸化膜のひ
さし１５かできる（第８図）。

このメサ溝１４の側面部分にはＰＮ接合が露出している
ため、この部分にガラスパッシベーションを施すことに
より表面安定化処理か行われている。ところか、メサ溝
１４の側面の縁部に酸化膜のひさし１５か生じているた
め、ガラスパッシベーションを完全に施す二とかてきず
、メサ溝１４の側面部分は完全にはガラスパッシベーシ
ョン膜１６か形成されていない（第９図）。

このため、以下の方法により酸化膜のひさし１５の除去
を行っている。

■超音波洗浄機により酸化膜のひさし１５の除去を行う
。

■メサ溝１４のエツチング終了後、再度ホトレジストを
塗布し、ホトエツチング法により酸化膜のひさし１５の
みを除去する。

〈発明か解決しようとする課題〉 ところで、従来の方法のうち、■の方法では完全には酸
化膜のひさしを除去できない欠点かある。

また、■の方法ではすてにメサ溝か形成されているため
、ウェハ割れが発生し易いという欠点かある。

本発明は上記に鑑みてなされたもので、完全にバッシヘ
ーションを行うことかできる半導体装置の製造方法を提
供することを目的としている。

く課題を解決するための手段〉 基板上に酸化膜を形成し、その酸化膜を開口した後、エ
ツチングを行うことにより上記開口部分にメサ溝を形成
する半導体装置の製造方法において、上記基板上に第１
の酸化膜を形成した後、その第１の酸化膜を開口するこ
とにより第１の窓を形成し、その後第１の窓および第１
の酸化膜上に第２の酸化膜をＣＶＤ法により形成し、そ
の後上記第１の窓より狭い窓幅を有する第２の窓を、第
２の酸化膜を開口することにより形成し、その後その第
２の窓の形成に使用したホトレジストをマスクとしてエ
ツチングを行うことによりメサ溝を形成することを特徴
としている。

く作用〉 第１の酸化膜を形成した後、第１の窓を形成し、その後
第１の窓および第１の酸化膜上に第２の酸化膜を形成し
、その後第１の窓幅より狭い第２の窓幅を有する窓を形
成し、その第２の窓開けに使用したホトレジストをマス
クとしてエツチングを行うことにより、第２の酸化膜の
エツチングし一トは通常の熱酸化膜のエツチングレート
より速いため、メサ溝のエツチング時に酸化膜のひさし
は生じない。

〈実施例〉 本発明の実施例を、以下、図面に基づいて説明する。

第１図乃至第５図は本発明実施例によるメサ溝の形成方
法を経時的に示す図である。

シリコン基板１上に熱酸化膜２ａを形成した後、ホトレ
ジスト（図示せず）を熱酸化膜２ａの所定の部分に形成
し、公知のホトエツチング法により熱酸化膜２ａに窓開
けを行い、第１の窓６を形成する（第１図）。

次に、窓開けか行われた基板１上および熱酸化膜２ａ上
に、ＣＶＤ法によりＣＶＤ酸化膜２ｂを形成する。この
ＣＶＤ酸化膜２ｂの膜厚は後述するメサ溝のエツチング
時におけるシリコン基板１のサイドエッチ量とＣＶＤ酸
化膜２ｂのサイドエッチ量とか一致する膜厚て形成する
（第２図）。

次に、第１の窓６より狭い窓幅の第２の窓７を形成する
ためのホトレジスト３を形成する（第３図）。

次に、ホトレジスト３をマスクとして公知のエツチング
により第２の窓７を形成する（第４図）。

次に、硝酸およびフッ酸の混合液を用いて、シリコン基
板１をエツチングすることにより、メサ溝４か形成され
る。この時、上述したように、シリコン基板１のサイド
エッチ量と一致する膜厚てＣＶＤ酸化膜２ｂか形成され
ているので、ＣＶＤ酸化膜２ｂはシリコン基板１との段
差を生しることなくエツチングされ、メサ溝４か形成さ
れる（第５図）。

以上の方法により形成されたメサ溝４に、ガラスパッシ
ベーションを施した状態の模式断面図を第６図に示す。

この図から明らかなように、メサ溝４の側面のＰＮ接合
部のガラスパッシベーションは完全に行われており、メ
サ溝４の全面はガラスパッシベーション膜５により完全
に覆われている。

〈発明の効果〉 以上説明したように、本発明によれは、シリコンエツチ
ング時に酸化膜のひさしは発生せず、メサ溝のガラスパ
ッシベーションを完全に施すことかできる。

二の結果、半導体装置の耐圧の安定化か図られ、信頼性
か向上する。

【図面の簡単な説明】

第１図乃至第５図は本発明実施例を経時的に示す図、第
６図は本発明実施例を説明する図、第７図乃至第９図は
従来例を説明する図である。 １・・・シリコン基板 ２ａ・・・熱酸化膜 ２ｂ・・・ＣＶＤ酸化膜 ３・・・ホトレジスト ４・・・メサ溝 ５・・・ガラスパッシベーション膜 ６・・・第１の窓 ７・・・第２の窓 特許出願人　　　　　　シャープ株式会社代　理　人　
　　　　　弁理士　西１）新＠１図　　　　　　　　　
第４図 第３図　　　　　　　　　第６図 第７図 第８図 第９図

Claims (1)

【特許請求の範囲】
1. 　基板上に酸化膜を形成し、その後その酸化膜を開口す
   ることにより基板を露呈させ、その後エッチングを行う
   ことにより上記開口部分に対応する基板上に溝を形成す
   る半導体装置の製造方法において、上記基板上に第１の
   酸化膜を形成した後、その第１の酸化膜を開口すること
   により第１の窓を形成し、その後第１の窓および第１の
   酸化膜上に第２の酸化膜をＣＶＤ法により形成し、その
   後上記第１の窓より狭い窓幅を有する第２の窓を、第２
   の酸化膜を開口することにより形成し、その後その第２
   の窓の形成に使用したホトレジストをマスクとしてエッ
   チングを行うことにより基板上に溝を形成することを特
   徴とする半導体装置の製造方法。