JPH04106631A - 擬似障害設定方式 - Google Patents
擬似障害設定方式Info
- Publication number
- JPH04106631A JPH04106631A JP2224898A JP22489890A JPH04106631A JP H04106631 A JPH04106631 A JP H04106631A JP 2224898 A JP2224898 A JP 2224898A JP 22489890 A JP22489890 A JP 22489890A JP H04106631 A JPH04106631 A JP H04106631A
- Authority
- JP
- Japan
- Prior art keywords
- register
- output
- pseudo
- diagnostic processor
- fault
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 12
- 238000011156 evaluation Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子計算機に対して擬似的に障害を発生させる
ことによって電子計算機の診断プロセッサが障害箇所を
正確に指摘できるかどうかを評価する際の擬似障害設定
方式に関するものである。
ことによって電子計算機の診断プロセッサが障害箇所を
正確に指摘できるかどうかを評価する際の擬似障害設定
方式に関するものである。
従来、電子計算機における擬似障害の発生は、診断プロ
セッサにより電子計算機のクロックを停止させ、エラー
情報を設定したのちクロックをスタートさせて障害を発
生させる第１の方法と、リード線を地気または電源に接
続して論理パッケージの信号線に接触させることによっ
て信号線のレベルを強制的に論理値“０′°または“１
“にクランプすることにより、パリティエラーなどの障
害を発生させる第２の方法によって行っていた。
セッサにより電子計算機のクロックを停止させ、エラー
情報を設定したのちクロックをスタートさせて障害を発
生させる第１の方法と、リード線を地気または電源に接
続して論理パッケージの信号線に接触させることによっ
て信号線のレベルを強制的に論理値“０′°または“１
“にクランプすることにより、パリティエラーなどの障
害を発生させる第２の方法によって行っていた。
上述した従来の擬似障害設定方式は、第１の方法ではク
ロックを停止させなければならす、エラー情報を設定し
たのちクロックをスタートさせた時点で障害か発生して
しまうので、運用中に障害を発生させることができない
という欠点かあり、また第２の方法ではクランプする信
号線の機能をあらかじめ調査しておかなければ障害が確
実に発生するかとうかの保証が得られず、しかもＩＣや
ＬＳＩ内部の信号はクランプできないので集積度の高い
論理回路では障害を発生させる箇所か制限されてしまう
という欠点がある。
ロックを停止させなければならす、エラー情報を設定し
たのちクロックをスタートさせた時点で障害か発生して
しまうので、運用中に障害を発生させることができない
という欠点かあり、また第２の方法ではクランプする信
号線の機能をあらかじめ調査しておかなければ障害が確
実に発生するかとうかの保証が得られず、しかもＩＣや
ＬＳＩ内部の信号はクランプできないので集積度の高い
論理回路では障害を発生させる箇所か制限されてしまう
という欠点がある。
本発明の擬似障害設定方式は、診断プロセ・ンサにより
セット可能であり且つ擬似障害が発生した時のマイクロ
プログラムのアドレスを格納する第１のレジスタと、こ
の第１のレジスタの出力と前記マイクロプログラムの実
行アドレスを格納する第２のレジスタの出力を比較して
一致した時には論理値”１”を出力する比較回路と、前
記診断プロセッサによりセット可能であり且つエラーレ
ジスタのレジスタ番号を格納する第３のレジスタと、こ
の第３のレジスタの出力をデコードするデコーダと、前
記診断プロセッサによりセット可能であり且つ擬似障害
設定モードであることを示す第１のフリップフロップと
、前記比較回路の出力と前記デコーダの出力と前記第１
のフリップフロップの出力を入力とするＡＮＤゲートと
を備え、擬似障害発生条件および発生箇所を任意に設定
することを特徴とする。また、前記第２のレジスタの出
力とタイマの出力とを選択するセレクタと、前記診断プ
ロセッサによりセット可能であり且つ前記セレクタの制
御信号を出力する第２のフリップフロップとを備え、前
記擬似障害発生条件が選択可能であってもよく、さらに
前記診断プロセッサによりセット可能であり且つ論理値
“′０“′で間欠障害モード、論理値“１パで固定障害
モードであることを示す第３のフリップフロップと、擬
似障害が発生すると論理値“１′′になり且つ前記診断
プロセッサによりリセットされるまで論理値“１“を保
持する第４のフリップフロップを備え、発生させる擬似
障害が間欠か固定かの選択が可能であるようにしてもよ
い。
セット可能であり且つ擬似障害が発生した時のマイクロ
プログラムのアドレスを格納する第１のレジスタと、こ
の第１のレジスタの出力と前記マイクロプログラムの実
行アドレスを格納する第２のレジスタの出力を比較して
一致した時には論理値”１”を出力する比較回路と、前
記診断プロセッサによりセット可能であり且つエラーレ
ジスタのレジスタ番号を格納する第３のレジスタと、こ
の第３のレジスタの出力をデコードするデコーダと、前
記診断プロセッサによりセット可能であり且つ擬似障害
設定モードであることを示す第１のフリップフロップと
、前記比較回路の出力と前記デコーダの出力と前記第１
のフリップフロップの出力を入力とするＡＮＤゲートと
を備え、擬似障害発生条件および発生箇所を任意に設定
することを特徴とする。また、前記第２のレジスタの出
力とタイマの出力とを選択するセレクタと、前記診断プ
ロセッサによりセット可能であり且つ前記セレクタの制
御信号を出力する第２のフリップフロップとを備え、前
記擬似障害発生条件が選択可能であってもよく、さらに
前記診断プロセッサによりセット可能であり且つ論理値
“′０“′で間欠障害モード、論理値“１パで固定障害
モードであることを示す第３のフリップフロップと、擬
似障害が発生すると論理値“１′′になり且つ前記診断
プロセッサによりリセットされるまで論理値“１“を保
持する第４のフリップフロップを備え、発生させる擬似
障害が間欠か固定かの選択が可能であるようにしてもよ
い。
次に本発明について図面を参照して説明する。
第１図は本発明の擬似障害設定方式の一実施例を示すブ
ロック図である。
ロック図である。
本実施例は診断プロセッサ１と、擬似障害が発生した時
のマイクロプログラムのアドレスまたはタイマの値を格
納するレジスタ２と、セレクタ９を制御する制御信号を
格納するフリップフロップ（以下Ｆ／Ｆと記す）３と、
マイクロプログラムの実行アドレスを格納するレジスタ
４と、タイマ５と、擬似障害が間欠障害か固定障害かを
示すＦ／Ｆ６と、エラーレジスタ２２．２３のレジスタ
番号を格納するレジスタ７と、擬似障害設定モードであ
ることを示すＦ／Ｆ８と、セレクタ９と、比較回路１０
と、ＯＲゲート１１と、ＡＮＤゲート１２と、ＯＲゲー
ト１３と、デコーダ１４と、ＡＮＤゲート１５と、ＡＮ
Ｄゲート１２の出力が論理値“１“になると診断プロセ
ッサ１によってリセットされるまで論理値“１”を保持
するＦ／Ｆ１６と、ＡＮＤ １７と、エラーチエツク回
路１８．１９と、ＯＲゲート２０．２１と、障害情報を
格納するエラーレジスタ２２．２３から構成される。
のマイクロプログラムのアドレスまたはタイマの値を格
納するレジスタ２と、セレクタ９を制御する制御信号を
格納するフリップフロップ（以下Ｆ／Ｆと記す）３と、
マイクロプログラムの実行アドレスを格納するレジスタ
４と、タイマ５と、擬似障害が間欠障害か固定障害かを
示すＦ／Ｆ６と、エラーレジスタ２２．２３のレジスタ
番号を格納するレジスタ７と、擬似障害設定モードであ
ることを示すＦ／Ｆ８と、セレクタ９と、比較回路１０
と、ＯＲゲート１１と、ＡＮＤゲート１２と、ＯＲゲー
ト１３と、デコーダ１４と、ＡＮＤゲート１５と、ＡＮ
Ｄゲート１２の出力が論理値“１“になると診断プロセ
ッサ１によってリセットされるまで論理値“１”を保持
するＦ／Ｆ１６と、ＡＮＤ １７と、エラーチエツク回
路１８．１９と、ＯＲゲート２０．２１と、障害情報を
格納するエラーレジスタ２２．２３から構成される。
本実施例では、エラーレジスタがエラーレジスタ２２と
エラーレジスタ２３の２ビツトで、エラーレジスタ２２
のレジスタ番号を「１」、エラーレジスタ２３のレジス
タ番号を「２」として動作について説明する。
エラーレジスタ２３の２ビツトで、エラーレジスタ２２
のレジスタ番号を「１」、エラーレジスタ２３のレジス
タ番号を「２」として動作について説明する。
通常、擬似障害設定モードでない時は、ハードウェアの
故障などの障害が発生すると、エラーチエツク回路１８
．１９は障害を検出してエラーレジスタ２２．２３に障
害情報を格納する。診断プロセッサ１はエラーレジスタ
２２．２３の内容を読み出すことによって障害の内容を
認識することができる。
故障などの障害が発生すると、エラーチエツク回路１８
．１９は障害を検出してエラーレジスタ２２．２３に障
害情報を格納する。診断プロセッサ１はエラーレジスタ
２２．２３の内容を読み出すことによって障害の内容を
認識することができる。
診断プロセッサ１が障害発生箇所を正確に認識できるか
どうかを評価する場合などは、まず擬似障害設定モード
であることを示すＦ／Ｆ８に診断プロセッサ１から論理
値“１パをセットする。次に障害情報を格納したいエラ
ーレジスタのレジスタ番号をレジスタ７に格納する。例
えばエラーレジスタ２２に障害情報を格納したい場合は
、診断プロセッサ１によりエラーレジスタ２２のレジス
タ番号であるｒｌ、をレジスタ７に格納する。これによ
り、デコーダ１４からＡＮＤケート１５への入力信号は
論理値“１°′となるか、デコーダ１４からＡＮＤゲー
ト１７への入力信号は論理値“′０“のままとなる。
どうかを評価する場合などは、まず擬似障害設定モード
であることを示すＦ／Ｆ８に診断プロセッサ１から論理
値“１パをセットする。次に障害情報を格納したいエラ
ーレジスタのレジスタ番号をレジスタ７に格納する。例
えばエラーレジスタ２２に障害情報を格納したい場合は
、診断プロセッサ１によりエラーレジスタ２２のレジス
タ番号であるｒｌ、をレジスタ７に格納する。これによ
り、デコーダ１４からＡＮＤケート１５への入力信号は
論理値“１°′となるか、デコーダ１４からＡＮＤゲー
ト１７への入力信号は論理値“′０“のままとなる。
次に、擬似障害を発生させる条件を選択する。
マイクロプログラムの実行アドレスを格納するレジスタ
４の出力値により、擬似障害を発生させたい場合には診
断プロセッサ１からＦ／Ｆ３に論理値“０“′をセット
し、またタイマ５の出力値により擬似障害を発生させた
い場合にはＦ／ＦＢ論理値“１′°をセットする。
４の出力値により、擬似障害を発生させたい場合には診
断プロセッサ１からＦ／Ｆ３に論理値“０“′をセット
し、またタイマ５の出力値により擬似障害を発生させた
い場合にはＦ／ＦＢ論理値“１′°をセットする。
さらに、診断プロセッサ１によりＦ／Ｆ３に論理値“Ｏ
′°をセットした場合には擬似障害を発生させたいマイ
クロプログラムの実行アドレスをレジスタ２にセットし
、またＦ／Ｆ３に論理値“１°“をセットした場合には
擬似障害を発生させないタイマの値をレジスタ２にセッ
トする。
′°をセットした場合には擬似障害を発生させたいマイ
クロプログラムの実行アドレスをレジスタ２にセットし
、またＦ／Ｆ３に論理値“１°“をセットした場合には
擬似障害を発生させないタイマの値をレジスタ２にセッ
トする。
次に、発生させる擬似障害を間欠障害にするか固定障害
にするかの選択を行う。間欠障害を発生させる場合は診
断プロセッサ１によりＦ／Ｆ６に論理値゛０”をセット
し、また固定障害を発生させる場合はＦ／Ｆ６に論理値
ＩＩ Ｉ Ｉ＋をセットする。Ｆ／Ｆ６の値が論理値゛
°０“′の時は、ＡＮＤゲート１２の出力は論理値“０
“となり、Ｆ／Ｆ１６は論理値パ０”の状態のままとな
り、レジスタ２の出力値とレジスタ４またはタイマ５の
出力値とが一致し、比較回路１０の出力が論理値“１”
になった時のみＡＮＤゲート１５の出力が論理値“１”
になり、間欠障害が発生した場合と同様の状態となる。
にするかの選択を行う。間欠障害を発生させる場合は診
断プロセッサ１によりＦ／Ｆ６に論理値゛０”をセット
し、また固定障害を発生させる場合はＦ／Ｆ６に論理値
ＩＩ Ｉ Ｉ＋をセットする。Ｆ／Ｆ６の値が論理値゛
°０“′の時は、ＡＮＤゲート１２の出力は論理値“０
“となり、Ｆ／Ｆ１６は論理値パ０”の状態のままとな
り、レジスタ２の出力値とレジスタ４またはタイマ５の
出力値とが一致し、比較回路１０の出力が論理値“１”
になった時のみＡＮＤゲート１５の出力が論理値“１”
になり、間欠障害が発生した場合と同様の状態となる。
また、Ｆ／Ｆ６の値が論理値“１”の時は比較回路１０
の出力が論理値“１“になるとＡＮＤゲート１５の出力
が論理値“１゛に゛なり、さらにＯＲゲート１１の出力
が論理値“１”、ＡＮＤゲート１２の出力も論理値“１
パそしてＯＲゲート１３の出力も論理値“１′°になり
、Ｆ／Ｆ １６の状態値が論理値“１パを保持したまま
となり、ＯＲゲート２０は論理値“１”を出力し続ける
状態となり、ファームウェア等によりエラーレジスタ２
２をリセットしても、再び論理値“１′°がセットされ
て固定障害が発生した場合と同様の状態になる。
の出力が論理値“１“になるとＡＮＤゲート１５の出力
が論理値“１゛に゛なり、さらにＯＲゲート１１の出力
が論理値“１”、ＡＮＤゲート１２の出力も論理値“１
パそしてＯＲゲート１３の出力も論理値“１′°になり
、Ｆ／Ｆ １６の状態値が論理値“１パを保持したまま
となり、ＯＲゲート２０は論理値“１”を出力し続ける
状態となり、ファームウェア等によりエラーレジスタ２
２をリセットしても、再び論理値“１′°がセットされ
て固定障害が発生した場合と同様の状態になる。
以上説明したように本発明は、診断プロセッサから擬似
障害モードを設定し、擬似障害発生条件およびエラーレ
ジスタのレジスタ番号を設定することにより、擬似障害
を確実に発生させることが可能となり、また、擬似障害
発生箇所を容易に選択できるので、評価に要する時間を
短縮できる効果を有する。
障害モードを設定し、擬似障害発生条件およびエラーレ
ジスタのレジスタ番号を設定することにより、擬似障害
を確実に発生させることが可能となり、また、擬似障害
発生箇所を容易に選択できるので、評価に要する時間を
短縮できる効果を有する。
第１図は本発明の擬似障害設定方式の一実施例を示すブ
ロック図である。 １・・・診断プロセッサ、２．４．７・・・レジスタ、
３．６，８．１６・・・フリップフロップ（Ｆ／Ｆ）、
５・・・タイマ、９・・・セレクタ、１０・・・比較回
路、１１．１３，２０．２１・・・ＯＲゲート、１２，
１５゜１７・・・ＡＮＤゲート、１４・・・デコーダ、
１８．１９・・・エラーチエツク回路、 ２２゜ ２３・・・エラーレ ジスタ。
ロック図である。 １・・・診断プロセッサ、２．４．７・・・レジスタ、
３．６，８．１６・・・フリップフロップ（Ｆ／Ｆ）、
５・・・タイマ、９・・・セレクタ、１０・・・比較回
路、１１．１３，２０．２１・・・ＯＲゲート、１２，
１５゜１７・・・ＡＮＤゲート、１４・・・デコーダ、
１８．１９・・・エラーチエツク回路、 ２２゜ ２３・・・エラーレ ジスタ。
Claims (1)
- 【特許請求の範囲】 １、診断プロセッサによりセット可能であり且つ擬似障
害が発生した時のマイクロプログラムのアドレスを格納
する第１のレジスタと、この第１のレジスタの出力と前
記マイクロプログラムの実行アドレスを格納する第２の
レジスタの出力を比較して一致した時には論理値“１”
を出力する比較回路と、前記診断プロセッサによりセッ
ト可能であり且つエラーレジスタのレジスタ番号を格納
する第３のレジスタと、この第３のレジスタの出力をデ
コードするデコーダと、前記診断プロセッサによりセッ
ト可能であり且つ擬似障害設定モードであることを示す
第１のフリップフロップと、前記比較回路の出力と前記
デコーダの出力と前記第１のフリップフロップの出力を
入力とするＡＮＤゲートとを備え、擬似障害発生条件お
よび発生箇所を任意に設定することを特徴とする擬似障
害設定方式。 ２、前記第２のレジスタの出力とタイマの出力とを選択
するセレクタと、前記診断プロセッサによりセット可能
であり且つ前記セレクタの制御信号を出力する第２のフ
リップフロップとを備え、前記擬似障害発生条件が選択
可能であることを特徴とする請求項１記載の擬似障害設
定方式。 ３、前記診断プロセッサによりセット可能であり且つ論
理値“０”で間欠障害モード、論理値“１”で固定障害
モードであることを示す第３のフリップフロップと、擬
似障害が発生すると論理値“１”になり且つ前記診断プ
ロセッサによりリセットされるまで論理値“１”を保持
する第４のフリップフロップを備え、発生させる擬似障
害が間欠か固定かの選択が可能であることを特徴とする
請求項１または２記載の擬似障害設定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2224898A JPH04106631A (ja) | 1990-08-27 | 1990-08-27 | 擬似障害設定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2224898A JPH04106631A (ja) | 1990-08-27 | 1990-08-27 | 擬似障害設定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04106631A true JPH04106631A (ja) | 1992-04-08 |
Family
ID=16820886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2224898A Pending JPH04106631A (ja) | 1990-08-27 | 1990-08-27 | 擬似障害設定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04106631A (ja) |
-
1990
- 1990-08-27 JP JP2224898A patent/JPH04106631A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101852919B1 (ko) | 에러 정정 능력을 테스트하기 위한 회로 및 방법 | |
| CN111221675B (zh) | 用于ram错误检测逻辑的自诊断的方法和装置 | |
| JPH11203132A (ja) | デジタル信号処理チップにおける反復構文の実行制御回路 | |
| US20030005241A1 (en) | Write protect method | |
| US11550681B2 (en) | System and method for error injection in system-on-chip | |
| JPH04106631A (ja) | 擬似障害設定方式 | |
| US10565076B2 (en) | Device for supervising and initializing ports | |
| JP2668382B2 (ja) | マイクロプログラムの試験のための擬似障害発生方法 | |
| JP3512442B2 (ja) | 記憶装置の試験用エラー発生制御装置 | |
| JPH05165734A (ja) | 主記憶装置の固定障害診断装置 | |
| JP2734234B2 (ja) | 情報処理装置 | |
| JPH10149318A (ja) | メモリ監視方式 | |
| JPH0822419A (ja) | 誤書込防止方式 | |
| US20080024421A1 (en) | Liquid crystal display driver and liquid crystal display device mounting the same | |
| JPH04109340A (ja) | 擬似障害発生回路 | |
| JPS63307543A (ja) | デバッグ装置 | |
| JPS58215799A (ja) | 制御記憶検証方式 | |
| JPS6236578B2 (ja) | ||
| JPH02302855A (ja) | メモリ制御装置 | |
| JPH04277847A (ja) | メモリ装置 | |
| JPS617947A (ja) | 制御記憶装置 | |
| JPS6239782B2 (ja) | ||
| JPH0368035A (ja) | 情報処理装置 | |
| JPH02178862A (ja) | 情報処理装置 | |
| JPS6288040A (ja) | マイクロプログラム制御装置 |