JPH04105414A

JPH04105414A - Ｍｏｓドライバ回路

Info

Publication number: JPH04105414A
Application number: JP2224776A
Authority: JP
Inventors: Yoshikazu Suzuki; 良和鈴木; Kiwa Miura; 三浦　喜和; Yasuhiro Tsushima; 津島　泰裕
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1990-08-27
Filing date: 1990-08-27
Publication date: 1992-04-07

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、ＭＯＳＦＥＴを駆動させるために用いるＭＯ
Ｓドライバ回路に関するものである。

（従来の技術）近年、電源回路などにＭＯＳＦＥＴを使用することが盛
んに行われており、そのＭＯＳＦＥＴを駆動するために
ＭＯＳドライバ回路を用いることが多い。このようなＭ
ＯＳドライバ回路には、例えばイネーブル信号により動
作機能を許容または禁止するイネーブル機能を有する入
出力信号反転回路（以下、ＩＮＶという）、例えばテキ
サスインスツルメント社５Ｎ７５３６１Ａなどと、同様
のイネーブル機能を有する入出力信号非反転回路〈以下
、Ｎ０ＮＩＮＶという）、例えば同社５Ｎ７５３６３な
どがある。以下、その構成を図を用いて説明する。

第２図（ａ＞、（ｂ）は、従来の単一のＭＯＳドライバ
回路の一例を示す構成図であり、同図（ａ）はＩＮＶの
場合の図、同図（ｂ）はＮ０ＮＩＮＶの場合の図である
。

ＩＮＶＩＯは、例えば入力信号Ｓｉｎを入力してＭＯＳ
ＦＥＴを駆動するための駆動信号５Ｏｕｔｌを出力する
回路であり、入力信号Ｓｉｎ及びイネーブル信号ＥＮを
入力する２人力のＡＮＤゲートで構成される入力回路１
１と、入力回路１１の出力をプッシュプル信号Ｓｐｌに
変換するｎｐｎ型のバイポーラトランジスタ（以下、ト
ランジスタという）１２と、そのプッシュプル信号Ｓｐ
１を受けて必要なドライブレベルに増幅して駆動信号５
ｏｕｔ　１を出力する出力回路１３とで構成されている
。

Ｎ０ＮＩＮＶ２０は、例えば入力信号Ｓｉｎを入力して
駆動信号５Ｏｕｔｌに対して相補的な駆動信号５ＯＵｔ
２を出力する回路であり、入力信号Ｓｉｎ及びイネーブ
ル１３号ＥＮを入力する２人力のＮＡＮＤゲートで構成
される入力回路２１と、入力回＆４２１の出力をプッシ
ュプル信号Ｓｐ２に変換するｎｐｎ型のトランジスタ２
２と、そのプッシュプル信号Ｓｐ２を受けて必要なドラ
イブレベルに増幅して駆動信号５ｏｕｔ　２を出力する
出力回路２３とで構成されている。

第３図は、第２図の単一のＭＯＳドライバ回路であるＩ
ＮＶＩＯ及びＮ０ＮＩＮＶ２０を組合わせたＭＯＳドラ
イバ回路の構成図である。

このＭＯＳドライバ回路３０は、ＩＮＶｌｏ及びＮ０Ｎ
ＩＮＶ２０を有し、入力回路１１．２１の入力信号側及
びイネーブル信号側がそれぞれ共通接続されている。

このＭＯＳドライバ回路３０は、例えばプッシュプル形
のような電源回路に組込まれて使用されるが、その場合
の一構成例を第４図に示す。

第４図は、従来のＭＯＳドライバ回路を用いたプッシュ
プル型の電源回路の構成図である。

この電源図８４０は、ＩＮＶＩＯ及びＮ０Ｎ１、ＮＶ２
ＯからなるＭＯＳドライバ回路３０と、スイッチング用
ＭＯ３ＦＥＴ４１．４２と、直流電源４３と、トランス
４４と、ダイオード４５ａ。

４５ｂ及びコンデンサ４５ｃからなる整流回８４５とを
有している。

次に、電源回路４０の動作を、第３図及び第５図を用い
て説明する。ここで、第５図は、第３図のＭＯＳドライ
バ回路の動作を示すタイミングチャートである。

ＭＯＳドライバ回路３０に電源電圧Ｖｃｃが供給され、
入力信号Ｓｉｎとして矩形パルス波が入力されると、イ
ネーブル信号ＥＮがハイレベル（以下、“′１”という
）の場合、プッシュプル信号５１）１．８ｐ２の論理レ
ベルは互いに逆位相の関係でそれぞれ変化し、出力回路
１３．２３より互いに相補的な論理レベルを有する駆動
信号５ｏｕｔｔ、　５ｏｕｔ２が出力される。この駆動
信号５ｏｕｔｉ、　５ｏｕｔ２により、２個のＭＯ３Ｆ
ＥＴ４１．４２は交互にオン、オフ動作し、直流電源４
３の電力がトランス４４、整流回路４５を介して電力変
換されて出力電圧ｖｏｕｔが出力される。

次に、イネーブル信号ＥＮとしてローレベル（以下、“
°０”という）が入力されると、ＩＮＶｌｏからの駆動
信号５ＯＵｔ１とＮ０ＮＩＮＶ２０からの駆動信号５ｏ
ｕｔ２とは相補的な状態、例えば駆動信号Ｓｏυ１１が
１“の状態、駆動信号５Ｏｕｔ２が“０°°の状態でそ
れぞれ停止し、電源回路４０の動作が停止する。

このようにＭＯＳドライバ回路３ｏを、例えば電源回路
４０に設けることにより、ＭＯＳＦＥＴ４１．４２の交
互のオン・オフ動作などのＭＯＳＦＥＴの駆動を容易に
行うことができるという利点が得られる。

（発明が解決しようとする課題）しかしながら、上記構成のＭＯＳドライバ回路では、次
のような課題があった。

（Ａ＞単一のＭＯＳドライバ回路であるＩＮ’ＶＩＯ及
びＮ０ＮＩＮＶ２０は、それぞれ反転機能、非反転機能
を有するため、例えばＩＮＶＩＯは、イネーブル機能が
かかった場合に駆動信号Ｓｏｕｔ１が１゛の状態で停止
してしまう。そのため、夕゛１えばＩ　ＮＶ　１０及び
Ｎ０ＮＩＮＶ２０からなるＭＯＳドライバ回路３０を用
いて電源回路４０を構成した場合、電源回路４０の動作
停止を外部信号であるイネーブル信号ＥＮで行うと、Ｉ
ＮＶＩＯの駆動信号５ｏｕｔ１がＩＩ　Ｉ　１１で停止
し、ＩＮＶＩＯに接続されたＭ　ＯＳ　Ｆ　Ｅ　Ｔ　４
２に過電流が流れ、そのＭＯＳＦＥＴ４２が破壊されて
しまうといった問題が生じてしまう。

この問題を解決するために例えばＡＮＤゲート１１をＯ
Ｒゲート等を用いて構成することが考えられるが、その
場合には、ＩＮＶＩＯｌＮＯＮ　ｌＮＶ２Ｏのイネーブ
ル信号ＥＮとしてそれぞれ極性が異なるものを用いたり
しなければならず、イネーブル機能の制御が複雑化しそ
の分回路構成が複雑になってしまい、前記課題を十分に
解決することができない。

（Ｂ）また、従来のＭＯＳドライバ回路であるＩＮＶＩ
Ｏ及びＮ０ＮＩＮＶ２０では、例えば第６図に示すよう
に電源の起動・停止時に電源電圧ＶｃｃがＱＶから所定
の電圧値まで上昇する有限の時間内において、正規の出
力が得られず出力が不確定となる領域（出力不確定領域
）が存在する。

ここで、第６図は、第３図のＭ　ＯＳドライバ回路の出
力波形図である。

このため、例えば従来のＭＯＳドライバ回路３０を用い
た電源回Ｆ＠４０では、電源電圧Ｖｃｃの起動または停
止時等におけるＩＮＶＩＯ，ＮｏＮｌＮＶ２Ｏの不確定
な出力により、ＭＯＳＦＥＴ４１．４３の交互動作が保
証できず、過電流が流れたりしてＭＯＳＦＥＴ４１．４
２の破壊をもたらしてしまうおそれがあった。

本発明は、前記従来技術が持っていた課題として、イネ
ーブル機能等による動作停止状態や、電源電圧の起動・
停止時等における不確定な出力状態により、駆動対象と
なるＭＯＳＦＥＴの破壊を来す点について解決したＭＯ
Ｓドライバ回路を提供するものである。

（課題を解決するための手段）第１の発明は、前記課題を解決するために、入力信号に
対して反転処理または非反転処理を行う入力回路と、前
記入力回路の出力を相補的な論理レベルを有するプッシ
ュプル信号に変換するプッシュプル信号出力手段と、前
記プッシュプル信号を増福してＭＯ３ＦＥＴ駆動用の駆
動信号を出力する出力回路とを備え、所定の電源電圧に
より動作するＭＯＳドライバ回路において、外部制御信
号に基づき、前記駆動信号を前記入力信号にかかわらず
゛°０パに固定するレベル固定手段を設けたものである
。

第２の発明は、第１の発明において、前記電源電圧の電
圧レベルを検出し、該電圧レベルが所定レベル以下の場
合に検出信号を出力する低電圧検出回路と、前記検出信
号に基づきオン・オフ制御され、前記外部制御信号を前
記レベル固定手段へ出力する論理回路とを設けたもので
ある。

（作用）第１の発明によれば、以上のようにＭＯＳドライバ回路
を構成したので、前記レベル固定手段は、前記外部制御
信号に基づき、前記ＭＯＳドライバ回路の動作停止時に
、該ＭＯＳドライバ回路により駆動されるｉＶＩ　ＯＳ
　Ｆ　Ｅ　Ｔが非導通状態となるような論理レベルを前
記駆動信号が有するように、前記プッシュプル信号の論
理レベルを固定するように働く。

第２の発明によれば、前記低電圧検出回路は、前記電源
電圧の電圧レベルを検出し、該電圧レベルが所定レベル
以下、例えば前記ＭＯＳドライバ回路がそれ以下だと正
常に機能しないような境界となる一定電圧以下の場合に
、検出信号を出力するように働く。前記論理回路は、前
記検出信号に基づきオン・オフ制御されるが、オン時に
は前記外部制御信号を前記レベル固定手段へ出力し、オ
フ時には前記ＭＯＳＦＥＴが非導通状態となるように前
記プッシュプル信号の論理レベルを固定するような信号
を前記レベル固定手段へ出力するように働く。

従って、前記課題を解決できるのである。

（実施例）第１図（ａ）、’（ｂ）は、本発明の第１の実施例を示
す単一のＭＯＳドライバ回路の構成図であり、同図（ａ
）はＩＮＶの場合の図、同図（ｂ）はＮ０ＮＩＮＶの場
合の図である。第７図は、第１図の単一のＭＯＳドライ
バ回路であるＩＮＶ５０及びＮ０ＮＩＮＶ６０を組合わ
せなＭＯＳドフイバ回路の構成図、第８図は、第７図の
ＭＯＳドライバ回路の一回路構成例を示す回路図である
。

ＩＮＶ５０は、入力信号Ｓｉｎを入力して増幅を行い、
入力信号Ｓｉｎに対して反転関係にある駆動信号５ｏｕ
ｔｉを出力する回路であり、入力回路５１を有している
。

入力回路５１は、バッファ機能を有するものであり、例
えばｎｐｎ型のトランジスタ５１ａ、５１ｂ、５１ｃ、
抵抗５１ｄ、５１ｅ、５１ｆ、ダイオード５１ｇ、及び
＋５■の電源電圧供給用工Ｃ５１ｈで構成されている。

入力口ｎ５１には、プッシュプル信号出力手段であるト
ランジスタ５２が接続されている。

トランジスタ５２は、入力口ｎ５１の出力をプッシュプ
ル信号Ｓｐ１に変換する機能を有しており、ダｊえばｎ
　ｐ　ｎ型で構成されている。トランジスタラ２には、
出力回路５３、及びレベル固定手段であるトランジスタ
５４が接続されている。

出力図８５３は、プッシュプル信号Ｓｐ１を増幅し、プ
ッシュプル信号Ｓｐ１の論理レベルに応じた論理レベル
を有する駆動信号５Ｏｕｔ１を出力する回路であり、例
えばｎｐｎ型のトランジスタ５３ａ５３ｂ、５３ｃ、ｐ
ｎｐ型のトランジスタ５３ｄ、抵抗５３ｅ、５３ｆ、及
びダイオード５３ｇ、５３ｈを有している。

トランジスタ５４は、外部制御信号であるイネーブル信
号ＥＮによりオン・オフ制御され、オン時にプッシュプ
ル信号Ｓｐ１の論理レベルを入力信号Ｓｉｎの変化にか
かわらず固定するものであり、ｎｐｎ型で構成され、そ
のベース側には抵抗５５が接続されている。

一方、Ｎ０ＮＩＮＶ６０は、入力信号Ｓｉｎを入力して
増幅を行い、入力信号Ｓｉｎに対して非反転関係にあり
かつ駆動信号５ｏｕｔｌと相補的な駆動信号５ＯＵｔ２
を出力する回路であり、入力回路６１を有している。

入力回路６１は、インバータ機能を有するものであり、
入力回路５１と兼用されるトランジスタ５１ａ、抵抗５
１ｄ、ダイオード５１ｇ、及び工Ｃ５１ｈに加えて、例
えばｎｐｎ型のトランジスタ６１ａ、及び抵抗６１ｂ、
６１ｃにより構成されている。入力回路６１には、他の
プッシュプル信号出力手段であるトランジスタ６２が接
続されている。

トランジスタ６２は、入力回路６１の出力を１ッシュプ
ル信号Ｓｐ２に変換する機能を有しており、ｎｐｎ型で
構成されている。トランジスタ６２には、出力回路６３
、及び他のレベル固定手段であるトランジスタ６４が接
続されている。

出力回路６３は、プッシュプル信号５ｔ）２を増幅し、
プッシュプル信号Ｓｐ２の論理レベルに応じた論理レベ
ルを有する駆動信号５ＯＵｔ２を出力する回路であり、
例えばｎｐｎ型のトランジスタ６３ａ。

６３ｂ、６３ｃ、ｐｎｐ型のトランジスタ６３ｄ、抵抗
６３ｅ、６３ｆ、及びダイオード６３ｇ、６３ｈを有し
ている。

トランジスタ６４は、イネーブル信号ＥＮによりオン・
オフ制御され、オン時にプッシュプル信号Ｓｐ２の論理
レベルを入力信号８１ｎの変化にかかわらず固定するも
のであり、ｎｐｎ型で構成され、そのベース側には抵抗
６５が接続されている。

このようなＩＮＶ５０及びＮ０ＮＩＮＶ６０は、例えば
入力口ｒｌ！！５１．６１の入力信号Ｓｉｎ入力側、及
びイネーブル信号ＥＮ入力側であるトランジスタ５４．
６４のベース側をそれぞれ共通接続することによって、
入力信号Ｓｉｎにより相補的な駆動信号５ｏｕｔｌ、　
５ｏｕｔ２を出力するＭＯＳドライバ回路７０を構成す
る。

次に、ＭＯＳドライバ回路７０を、例えば電源回路４０
にＭＯＳドライバ回路３０に代えて設けた場合の動作を
第９図を参照しつつ説明する。なお、第９図は、第８図
のＭＯＳドライバ回路の動作を示すタイミングチャート
である。

ＭＯＳドライバ回＃Ｉ７０において、イネーブル信号Ｅ
Ｎが入力されていない場合、即ち゛０゛′状態の場合、
トランジスタ５４．６４は、いずれもオフである。この
時入力信号Ｓｉｎとして矩形パルス波が入力され゛１パ
となると、トランジスタ５１ａがオンし、トランジスタ
６１ａがオンであり、トランジスタ６２がオフする。ト
ランジスタ６２がオフすると、トランジスタ６３ａ、６
３ｃがオンし、トランジスタ６３ｂ、６３ｄがオフして
、駆動信号５ＯＵｔ２はＩＩ　Ｉ　ＩＩとなる。さらに
、トランジスタ５１ｂがオンであり、トランジスタ５１
ｃがオフであるので、トランジスタ５２がオンする。

トランジスタ５２がオンすると、トランジスタ５３ａ、
５３ｃがオフして、トランジスタ５３ｂ。

５３ｄがオンするので、駆動信号５Ｏｕｔｌは０′。

となる。

また、入力信号ＳｉｎがＩＩ　ＯＩＩとなると、各トラ
ンジスタ５１ａ、６１ａ、６２．６３ａ、６３ｂ。

６３ｃ、６３ｄ、及び各トランジスタ５１ｂ、５１ｃ、
５２．５３ａ、５３ｂ、５３ｃ、５３ｄのオン、オフが
逆の状態になり、駆動信号５ｏｕｔｌ。

５ｏｕｔ２の゛″００パＩ　Ｉ　ＩＩの状態も逆になる
。

次に、イネーブル信号ＥＮが入力された場合、即ち“１
°゛状態の場合、トランジスタ５４．６４がオンするの
で、入力信号Ｓｉｎにかかわらず、プッシュプル信号Ｓ
ｐｌ、　Ｓｐ２の論理レベルは固定され、トランジスタ
６３ａ、６３ｃがオフ、トランジスタ６３ｂ、６３ｄが
オンとなり、駆動信号５Ｏｕｔ２は“０″状態で停止す
る。さらに、トランジスタ５３ａ、５３ｃがオフ、トラ
ンジスタ５３ｂ５３ｄがオンとなり、駆動信号５Ｏｕｔ
ｌも゛０パ状態で停止する。

従って、電源回路４０では、イネーブル信号ＥＮが入力
されていない場合、入力信号Ｓｉｎの論理レベルの変化
に応じてプッシュプル信号ｓｐｉ、　ｓｐ２が逆位相で
Ｉ　Ｑ　？＋、　　　°１′′の変化を繰り返し、駆動
信号５ｏｕｔｉ、　５ＯＵｔ２が交互にオン、オフ動作
して電力変換が行われ、出力電圧ｖｏｕｔが出力される
。また、イネーブル信号ＥＮが入力されると、入力信号
Ｓｉｎにかかわらず、プッシュプル信号Ｓｐｉ、　Ｓｐ
２は同位相で論理レベルが固定され、駆動信号５ｏｕｔ
ｌ、　５ｏｕｔ２の両方が゛０パ状態で停止し、電源回
路４０が動作停止する。

この第１の実施例では、次のような利点を有している。

単一のＭＯＳドライバ回路であるＩＮＶ５０及びＮ０Ｎ
ＩＮＶ６０は、イイ、−プル信号ＥＮによるイネーブル
機能の作用を、入力回路５１．６１ではなく、レベル固
定手段であるトランジスタ５４．６４を設けることによ
り実現するようにしなので、ＩＮＶ５０及びＮ０ＮＩＮ
Ｖ６０とも同一極性のイネーブル信号ＥＮにより駆動信
号５ｏｕｔｉ。

５ＯＵｔ２を０”状態で動作停止させることができる。

しかも、このＩＮＶ５０及びＮ０ＮＩＮＶ６０では、回
路構成が従来に比べて複雑にならず、かつ従来のＭＯＳ
ドライバ回路と同様なプロセスでの製造が可能で１チツ
プ構造とするのに適した回路であるという利点が得られ
る。

従って、ＩＮＶ５０及びＮ０ＮＩＮＶ６０により例えば
ＭＯＳドライバ回路７０を構成して、電源回路４０に適
用したような場合でも、イネーブル信号ＥＮの入力によ
る電源回路４０の動作停止時にＭＯ３ＦＥＴ４１．４２
の双方が非導通状態となり、従来のように過電流によっ
てＭＯＳＦＥＴ４１．４２が破壊するといった問題を除
去できる。

第１０図は、本発明の第２の実施例を示すＭＯＳドライ
バ回路の構成ブロック図であり、第１１図は、第１０図
中の低電圧検出回路の一回路構成例を示す回路図である
。

このＭＯＳドライバ回路８０は１例えば電源回路４０に
ＭＯＳドライバ回路３０に代えて設けられてＭＯＳＦＥ
Ｔ４１．４２を駆動させるためのものであり、ＭＯＳド
ライバ回路７０に加えて、低電圧検出回路８１、及び論
理回路であるＯＲゲート８２を設けて構成されている。

低電圧検出回路８１は、電源電圧Ｖｃｃの電圧レベルを
検出し、その電圧レベルが所定レベルＶＣＯＮ３以下の
場合に検出信号ＳｄをＯＲゲート８２へ出力する回路で
あり、ｎｐｎ型のトランジスタ８１ａと、所定レベルＶ
ＣＯｎＳにほぼ等しい値の降伏電圧を持つツェナーダイ
オード８１ｂを有している。

ＯＲゲート８２は、検出信号Ｓｄとイネーブル信号ＥＮ
の論理和をとり、その論理結果をＩＮＶ５０及びＮ０Ｎ
ＩＮＶ６０に出力するものである。

次に、ＭＯＳドライバ回ｒｌ’ｆｔ８０の動作を第１２
図を用いて説明する。なお、第１２図は、第１０図のＭ
ＯＳドライバ回路の出力波形図である。

ＭＯＳドライバ回路８０の起動時、第１２図に示すよう
に電源電圧Ｖｃｃは０■から所定レベルｖｃｏｎｓをと
って正規の電圧レベルまで上昇する。

この時、低電圧検出回路８１においては、電源電圧Ｖｃ
ｃがＯＶからｖ　ｃｏｎｓまでの間、ツェナーダイオー
ド８１ｂがオフしているので、トランジスタ８１ａがオ
フし、電源電圧Ｖｃｃと同レベルの検出信号Ｓｄ”１”
がＯＲ，ゲート８２に出力される。従って、ＯＲゲート
８２の出力は、イネーブル信号ＥＮにかかわらず１“と
なり、ＩＮＶ５０及びＮ０ＮＩＮＶ６０は動作停止状態
となって、駆動信号５ｏｕｔｌ、　５ｏｕｔ２は双方と
も“′０“で停止した状態となる。

電源電圧Ｖｃｃが上昇し、所定レベルｖ　ｃｏｎｓを越
えると、ツェナーダイオード８１ｂがオンして、トラン
ジスタ８１ａがオンし、検出信号Ｓｄはパ０°゛となっ
て出力されず、イネーブル信号ＥＮが入力されていない
場合にＩＮＶ５０及びＮ０ＮＩＮＶ６０が動作する。こ
の動作は、ＭＯＳドライバ回路８０をイネーブル信号Ｅ
Ｎによつ停止状態にするか、あるいは電源電圧Ｖｃｃの
供給停止時等にその電源電圧Ｖｃｃが所定レベルＶＣＯ
ｎＳ以下に下がるまで継続される。

この第２の実施例では、次のような利点を有している。

ＭＯＳドライバ回路８０は、低電圧検出回路８１及びＯ
Ｒゲート８２を設けて構成したので、例えば電源回路４
０に設けた場合、電源電圧Ｖｃｃが所定レベルｖｃｏｎ
ｓ以下の時に駆動信号５Ｏｕｔ１゜５ＯＵｔ２の出力を
＜ｌ　Ｏ９１状態にすることができる。

従って、電源電圧ＶｃｃＯ不足時におけるＭＯ３ＦＥＴ
４１．４２の不要なドライブを確実に防止でき、過電流
等によるＭＯＳＦＥＴ４１．４２の破壊を阻止できる。

また、低電圧検出回路８１及びＯＲゲート８２は、従来
のＭＯＳドライバ回路と同様なプロセスで製造を行え、
ＭＯＳドライバ回路８０は、１チツプ構造とするに適し
た回路であるという利点が得られる。

なお、本発明は、図示の実施例に限定されず、種々の変
形が可能である。その変形例としては、例えば次のよう
なものがある。

（Ｉ＞単一のＭＯＳドライバ回路であるＩＮＶ５０及び
Ｎ０ＮＩＮＶ６０は、回ｉ構成、各信号の論理レベル設
定、及び動作例等の変更が可能である。例えば、プッシ
ュプル信号出力手段であるトランジスタ５２．６２や、
レベル固定手段であるトランジスタ５４．６４は、入力
手段５１．６１及び出力手段５３．６３等の回路構成を
考慮して、ｐｎｐ型のバイポーラトランジスタ、あるい
はＭＯＳＦＥＴ等を用いて構成するようにしてもよい。

また、入力手段５１．６１及び出力手段５３．６３等の
回路構成及び動作例は、−例を示したものであり適宜変
更が可能である。

（ＩＩ）ＭＯＳドライバ回路７０．８０は、例えば低電
圧検出回路８１及びＯＲゲート８２等の構成及び論理レ
ベル設定等の変更が可能である。

（ＩＩＩ）上記第１及び第２の実施例では、１組の１Ｎ
Ｖ５０及びＮ０ＮＩＮＶ６０によりＭＯＳドライバ回８
７０．８０を構成した場合について説明したが、ＩＮＶ
５０及びＮ０ＮＩＮＶ６０等を任意の個数組合わせてＭ
ＯＳドライバ回路を構成した場合にも上記実施例の適用
が可能である。

（ＩＶ）上記第１及び第２の実施例では、Ｉ　Ｎ　Ｖ　
５０及びＮ０ＮＩＮＶ６０を用いて構成される例えばＭ
ＯＳドライバ回路７０．８０を電源回路４０に適用する
場合について説明したが、上記実施例は、他の電源回路
、例えばＭＯ３ＦＥＴ４１．４２のチャネル型を変えた
場合などにおいても論理レベル設定等を変更することに
より適用が可能であり、さらには電源回路以外の種々の
回路にも幅広く適用が可能である。

（Ｖ）上記第１及び第２の実施例では、イネーブル信号
ＥＮによるイネーブル機能により、ＩＮＶ５０、Ｎ０Ｎ
ＩＮＶ６０の動作停止を行うようにしたが、外部制御信
号として、例えばＩ　ＮＨＩ　ＢＩＴ（抑止）を示す信
号を用いたりしてもよい。

（発明の効果）以上詳細に説明したように、第１の発明によれば、前記
ＭＯＳドライバ回路は、前記レベル同定手段を設けて構
成したので、前記入力回路の構成、即ち反転型／非反転
型にかかわらず、前記外部制御信号に基づき、前記ＭＯ
Ｓドライバ回路を動作停止させかつその時の前記プッシ
ュプル信号の設定により該ＭＯＳドライバ回路により駆
動されるＭＯＳＦＥＴが非導通状態となるように前記駆
動信号を設定できる。従って、前記ＭＯＳドライバ回路
の動作停止時において、前記ＭＯＳＦＥＴの駆動を阻止
でき、該ＭＯＳＦＥＴの破壊を防止できる。

第２の発明によれば、第１の発明において、前記低電圧
検出回路及び論理回路を設けて構成したので、前記第１
の発明と同様の効果が得られると共に、前記所定レベル
を適宜設定することにより、前記低電圧検出回路から出
力される前記検出信号によって、前記ＭＯ８）−ライバ
回路の起動時あるいは停止時等での前記電源電圧の電圧
レベル不足期間における該ＭＯＳドライバ回路の不確定
な駆動を阻止でき、該ＭＯＳドライバ回路により駆動さ
れるＭ　ＯＳ　Ｆ　Ｅ　Ｔの破壊等の防止を図れる。

【図面の簡単な説明】

第１図（ａ＞、（ｂ）は本発明の第１の実施例を示す単
一のＭＯＳドライバ回路の構成図であり、同図（ａ）は
ＩＮＶの場合の図、同図（ｂ）はＮ０ＮＩＮＶの場合の
図、第２図（ａ）、（ｂ）は従来の単一のＭＯＳドライ
バ回路の構成図であり、同図（ａ）はＩＮＶの場合の図
、同図（ｂ）はＮ０ＮＩＮＶの場合の図、第３図は第２
図の単一のＭＯＳドライバ回路を組合わせたＭＯＳドラ
イバ回路の構成図、第４図は従来のＭＯＳドライバ回路
を用いた電源回路の構成図、第５図は第３図のＭＯＳド
ライバ回路の動作を示すタイミングチャート、第６図は
第３図のＭＯＳドライバ回路の出力波形図、第７図は第
１図の単一のＭＯＳドライバ回路の組合わせなＭＯＳド
ライバ回路の構成図、第８図は第７図のＭＯＳドライバ
回路の一回Ｂ構成例を示す回路図、第９図は第８図のＭ
ＯＳドライバ回路の動作を示すタイミングチャート、第
１０図は本発明の第２の実施例を示すＭＯＳドライバ回
路の構成ブロック図、第１１図は第１０図中の低電圧検
出回路の一回路構成例を示す回路図、第１２図は第１０
図のＭＯＳドライバ回路の出力波形図である。５０・・・ＩＮＶ、５１．６１・・・入力回路、５２６
２・・・プッシュプル信号出力手段であるトランジスタ
、５３．６３・・・出力回路、５４．６４・・・レベル
固定手段であるトランジスタ、６ｏ・・・Ｎ０ＮＩＮＶ
、７０．８０・・・ＭＯＳドライバ回路、８１・・・低
電圧検出回路、８２・・・ＯＲゲート、Ｓｉｎ・・・入
力信号、５ｔ）１．５ｔ）２．−・プッシュプル信号、
５ＯｔＪｔｌ。５Ｏｕｔ２・・・駆動信号、ＥＮ・・・イネーブル信号
、ＶｃＣ・・・電源電圧、Ｖ　ｃｏｎｓ・・・所定レベ
ル、Ｓｄ・・・検出信号。（ｂ）本発明の第１の実施例のＭＯＳドライバ回路５０：ＩＮ
Ｖであるトランジスタ５ユ６３コ出力回路例、６４：ｌ／ベル固定手段であるトランジスタ６０：Ｎ０ＮＩＮＶＥＮ：イネーブル信号（ｂ）従来のＭＯＳドライバ回路第３図のタイミングチャート第５図出力不確定領域第３図のＭＯＳドライバ回路の出力波形図第６図７０：ＭＯＳドライバ回路第７図のＭＯＳドライバ回路の一回路構成例第８図７０：ＭＯＳドライバ回路第７図」ユ」］下上「ト「シ８゜ｕｔ２　　　　　　　１Ｓｏｕｔ＋　］」ユ」ｌＩ−一一一第８図のタイミングチャート第９図本発明の第２の寞施例第１０図

Claims

【特許請求の範囲】１、入力信号に対して反転処理または非反転処理を行う
入力回路と、前記入力回路の出力を相補的な論理レベルを有するプッ
シュプル信号に変換するプッシュプル信号出力手段と、前記プッシュプル信号を増幅してＭＯＳＦＥＴ駆動用の
駆動信号を出力する出力回路とを備え、所定の電源電圧
により動作するＭＯＳドライバ回路において、外部制御信号に基づき、前記駆動信号を前記入力信号に
かかわらず“０”に固定するレベル固定手段を、設けたことを特徴とするＭＯＳドライバ回路。２、請求項１記載のＭＯＳドライバ回路において、前記電源電圧の電圧レベルを検出し、該電圧レベルが所
定レベル以下の場合に検出信号を出力する低電圧検出回
路と、前記検出信号に基づきオン・オフ制御され、前記外部制
御信号を前記レベル固定手段へ出力する論理回路とを、設けたことを特徴とするＭＯＳドライバ回路。