JP3788445B2 - 信号入出力回路 - Google Patents
信号入出力回路 Download PDFInfo
- Publication number
- JP3788445B2 JP3788445B2 JP2003181123A JP2003181123A JP3788445B2 JP 3788445 B2 JP3788445 B2 JP 3788445B2 JP 2003181123 A JP2003181123 A JP 2003181123A JP 2003181123 A JP2003181123 A JP 2003181123A JP 3788445 B2 JP3788445 B2 JP 3788445B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- reference voltage
- input
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、信号入出力回路に関する。
【０００２】
【従来の技術】
コンピュータ、通信機器等では、情報信号を双方向に送受信するための信号入出力回路が備えられている。
このような信号入出力回路は、情報信号を増幅した伝送信号を入出力端子を介して出力するための出力ドライバと、伝送された伝送信号を受信するレシーバと、を備えている。また、信号入出力回路は、出力ドライバが動作することにより発生する電源ノイズ等の影響でレシーバが誤動作しないように、ノイズを低減させるための回路が必要になってくる。このため、信号入出力回路に、ノイズを低減するためのフィルタ回路を備えたものがある（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平８−２３３５４号公報（第５−６頁、図１）
【０００４】
【発明が解決しようとする課題】
しかし、このような従来の信号入出力回路のように、フィルタ回路を備えると、異なるコンピュータ等の間で伝送される信号の信号波形そのものを変えてしまうことになる。特に、信号の送受信は、高速化の傾向にあり、信号波形が変わってしまうと、この高速動作を阻んでしまうことになる。
【０００５】
本発明は、このような従来の問題点に鑑みてなされたもので、ノイズの影響を抑制することが可能な信号入出力回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】
この目的を達成するため、本発明の第１の観点に係る信号入出力回路は、
入出力端子を介して伝送信号を送受信する信号入出力回路において、
供給された情報信号を増幅して、送信する伝送信号を生成し、生成した伝送信号を前記入出力端子を介して出力する出力ドライバと、
前記入出力端子を介して受信した伝送信号と第１の参照電圧とを比較し、前記受信した伝送信号の電圧と前記第１の参照電圧との差に基づく電圧の信号を、受信信号として出力するレシーバと、
前記出力ドライバの出力信号と予め設定された第２の参照電圧とを比較し、比較した結果に基づく差電圧の信号を、前記出力ドライバのスイッチング動作に起因して発生するノイズ成分に基づく信号として出力する比較部と、
前記比較部の出力信号の電圧に従って、前記ノイズ成分が小さくなるように前記第１の参照電圧を制御する参照電圧制御部と、を備えたものである。
【０００７】
前記参照電圧制御部は、予め設定された電圧と接地との間に接続されて、前記比較部の出力信号に従って導通するトランジスタを備えて構成されたものであってもよい。
【０００８】
前記出力ドライバに供給される情報信号を、前記出力ドライバのスイッチング動作に起因して発生するノイズ成分が所定の電圧以下になる予め設定した時間だけ遅延させる遅延部と、
前記遅延部の出力信号を反転させて前記第２の参照電圧を生成し、生成した第２の参照電圧を前記比較部に供給する参照電圧生成部と、
前記遅延部の出力信号の変化を検出し、前記遅延部の出力信号が変化してから前記比較部の信号出力を禁止し、前記参照電圧生成部の出力信号が反転した後に信号出力の禁止を解除する信号出力制御部と、を備えたものであってもよい。
【０００９】
前記遅延部を第１の遅延部として、
前記信号出力制御部は、
前記第１の遅延部の出力信号が供給されて、前記遅延部の出力信号が変化してから前記参照電圧生成部の出力信号が反転するまでの期間経過後に出力する前記第１の遅延部の出力信号を出力する第２の遅延部と、
前記第１の遅延部の出力信号と前記第２の遅延部の出力信号との排他論理和を演算することにより前記第１の遅延部の出力信号の変化を検出する排他論理和演算部と、を備えたものであってもよい。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態に係る信号入出力回路を図面を参照して説明する。
本実施の形態に係る信号入出力回路の構成を図１に示す。
信号入出力回路１０１，１０２は、異なるコンピュータ又は通信機器に備えられ、伝送信号を互いに双方向に送受信するためのものであり、伝送線を介して接続される。
【００１１】
信号入出力回路１０１は、出力ドライバ１１と、遅延素子１２と、参照電圧生成回路１３，１４と、コンパレータ１５，１６と、信号出力制御回路１７と、参照電圧生成回路１８，１９と、レシーバ２０と、参照電圧制御回路２１と、抵抗Ｒ１１と、を備えて構成される。
【００１２】
出力ドライバ１１は、情報信号としての信号Ｓ１が供給されて信号Ｓ１を増幅し、伝送信号として、接地電圧を基準とする電圧Ｖ２の信号Ｓ２（ノードＮ２）を生成するものである。出力ドライバ１１は、生成した信号Ｓ２を、抵抗Ｒ１１、入出力端子Ｐ１を介して信号入出力回路１０２に送信する。抵抗Ｒ１１は、インピーダンス調整用の抵抗であり、抵抗Ｒ１１の一端は、出力ドライバ１１の出力端に接続され、抵抗Ｒ１１の他端は、信号入出力回路１０１の入出力端子Ｐ１に接続される。
【００１３】
尚、抵抗Ｒ１１の抵抗値をｒ１、出力ドライバ１１の出力インピーダンスをｒ２、信号入出力回路１０２との間の伝送線路のインピーダンスをＺ０とすると、各値ｒ１、ｒ２，Ｚ０は、ｒ１＋ｒ２＝Ｚ０となるように設定される。
【００１４】
遅延素子１２は、入力された信号Ｓ１を予め設定された時間だけ遅延させて参照電圧生成回路１３、１４に出力するものであり、遅延素子１２の入力端は、出力ドライバ１１の入力端に接続されている。遅延素子１２は、このように接続されて、参照電圧生成回路１３，１４が出力する参照電圧Ｖ３，Ｖ４が出力ドライバ１１の出力信号Ｓ２の変化する前後で変化しないようにする。
【００１５】
尚、遅延素子１２の遅延時間は、信号Ｓ１が変化したときに、出力ドライバ１１のスイッチング動作に起因して発生するノイズ成分の電圧が所定の電圧の範囲内になるまでの時間に設定される。
【００１６】
参照電圧生成回路１３，１４は、それぞれ、参照信号Ｓ３の参照電圧Ｖ３１，Ｖ３２（Ｖ３１＞Ｖ３２）、参照信号Ｓ４の参照電圧Ｖ４１，Ｖ４２（Ｖ４１＞Ｖ４２）を生成する回路である。参照電圧Ｖ３１，Ｖ４１は、信号Ｓ２の電圧が“Ｈｉｇｈ”レベルのときに、信号Ｓ２に重畳したノイズ成分を検出するために参照される電圧である。また、参照電圧Ｖ３２，Ｖ４２は、信号Ｓ２の電圧が“Ｌｏｗ”レベルのときに、信号Ｓ２に重畳したノイズ成分を検出するために参照される電圧である。参照電圧Ｖ３１，Ｖ３２，Ｖ４１，Ｖ４２が第２の参照電圧に相当する。
【００１７】
参照電圧生成回路１３は、インバータ３１と抵抗Ｒ１２，Ｒ１３と、からなる。インバータ３１は、遅延素子１２の出力信号を反転させるためのものであり、インバータ３１の入力端は、遅延素子１２の出力端に接続される。抵抗Ｒ１２の一端は、信号入出力回路１０１の駆動用電源（図示せず）に接続され、抵抗Ｒ１３の一端は、抵抗Ｒ１２の他端に接続され、抵抗Ｒ１３の他端は接地される。
【００１８】
参照電圧生成回路１４は、インバータ３２と抵抗Ｒ１４，Ｒ１５と、からなる。インバータ３２は、遅延素子１２の出力信号を反転させるためのものであり、インバータ３２の入力端は、遅延素子１２の出力端に接続される。抵抗Ｒ１４の一端は、駆動用電源に接続され、抵抗Ｒ１５の一端は、抵抗Ｒ１４の他端に接続され、抵抗Ｒ１５の他端は接地される。
尚、抵抗Ｒ１２〜Ｒ１５の抵抗値は、Ｖ３１＞Ｖ４１、Ｖ３２＞Ｖ４２となるように設定される。
【００１９】
コンパレータ１５，１６は、それぞれ、出力ドライバ１１から出力された信号Ｓ２の電圧Ｖ２と参照電圧生成回路１３，１４から出力された参照信号Ｓ３，Ｓ４のそれぞれの参照電圧とを比較するものである。
【００２０】
コンパレータ１５，１６は、イネーブル端子付きのものであり、イネーブル端子にイネーブル信号が供給されている場合に、比較結果を出力する。
【００２１】
コンパレータ１５の参照電圧入力端は参照電圧生成回路１３の抵抗Ｒ１２とＲ１３との接続点に接続され、信号入力端は、ノードＮ２に接続される。そして、コンパレータ１５は、参照電圧生成回路１３から出力された参照信号Ｓ３の電圧Ｖ３１，Ｖ３２と信号Ｓ２（ノードＮ２）の電圧Ｖ２とを比較する。コンパレータ１５は、比較の結果、Ｖ２＞Ｖ３１又はＶ２＞Ｖ３２であれば、“Ｌｏｗ”レベルの信号を出力し、Ｖ２≦Ｖ３１又はＶ２≦Ｖ３２であれば、“Ｈｉｇｈ”レベルの信号を出力する。
【００２２】
コンパレータ１６の参照電圧入力端は、参照電圧生成回路１４の抵抗Ｒ１４とＲ１５との接続点に接続され、信号入力端は、ノードＮ２に接続される。そして、コンパレータ１６は、参照電圧生成回路１４から出力された参照信号Ｓ４の参照電圧Ｖ４１、Ｖ４２と信号Ｓ２（ノードＮ２）の電圧Ｖ２とを比較する。コンパレータ１６は、比較の結果、Ｖ２＞Ｖ４１又はＶ２＞Ｖ４２であれば、“Ｌｏｗ”レベルの信号を出力し、Ｖ２≦Ｖ４１又はＶ２≦Ｖ４２であれば、“Ｈｉｇｈ”レベルの信号を出力する。
【００２３】
信号出力制御回路１７は、信号Ｓ１の変化を検出して、予め設定された期間、コンパレータ１５，１６のイネーブル端子にディセーブル信号を供給するための回路である。コンパレータ１５，１６は、イネーブル端子にディセーブル信号が供給されると、ハイインピーダンス状態となり、動作が抑止される。
【００２４】
尚、ディセーブル信号を出力する期間は、遅延素子１２の出力信号が変化してから参照電圧生成回路１３，１４の参照信号Ｓ３，Ｓ４の反転が終了するまでの期間に設定される。信号出力制御回路１７は、この設定期間中、コンパレータ１５，１６のイネーブル端子にディセーブル信号を供給して、コンパレータ１５，１６の動作を抑止する。
【００２５】
信号出力制御回路１７は、遅延素子３３と、エクスクルーシブノアゲート（以後、「ＸＮＯＲゲート」と記す。）３４と、からなる。
遅延素子３３は、遅延素子１２の出力信号を遅延させるためのものであり、その入力端は、遅延素子１２の出力端に接続される。
【００２６】
ＸＮＯＲゲート３４は、遅延素子１２の出力信号の信号レベルと遅延素子３３の出力信号の信号レベルとのＸＮＯＲ演算を行うことにより、遅延素子１２の出力信号の変化を検出するものである。
【００２７】
ＸＮＯＲゲート３４の一方の入力端は、遅延素子１２の出力端に接続され、他方の入力端は、遅延素子３３の出力端に接続される。また、ＸＮＯＲゲート３４の出力端は、コンパレータ１５，１６のイネーブル端子に接続され、遅延素子１２の出力信号の変化を検出するとコンパレータ１５，１６の信号出力を抑止する。
【００２８】
参照電圧生成回路１８，１９は、それぞれ、レシーバ２０に供給する第１の参照電圧ＶＨ，ＶＬ（ＶＨ＞ＶＬ）を生成するものである。
参照電圧生成回路１８は、駆動用電源の電圧を分圧する抵抗Ｒ１６とＲ１７とからなる。抵抗Ｒ１６の一端は、駆動用電源に接続され、抵抗Ｒ１７の一端は、抵抗Ｒ１６の他端に接続され、抵抗Ｒ１７の他端は、接地される。
【００２９】
参照電圧生成回路１９は、駆動用電源の電圧を分圧する抵抗Ｒ１８とＲ１９とからなる。抵抗Ｒ１８の一端は、駆動用電源に接続され、抵抗Ｒ１９の一端は、抵抗Ｒ１８の他端に接続され、抵抗Ｒ１９の他端は、接地される。
【００３０】
レシーバ２０は、信号入出力回路１０２から送信された伝送信号を、入出力端子Ｐ１を介して受信するものであり、コンパレータ３５，３６を備える。
コンパレータ３５，３６は、信号入出力回路１０２から受信した信号と参照電圧ＶＨ、ＶＬとを比較して、比較結果として、“Ｈｉｇｈ”又は“Ｌｏｗ”レベルの信号を出力するものである。
【００３１】
コンパレータ３５，３６の信号入力端は、ともに、入出力端子Ｐ１に接続される。コンパレータ３５の参照電圧入力端は、参照電圧生成回路１８の抵抗Ｒ１６と抵抗Ｒ１７との接続点に接続される。コンパレータ３６の参照電圧入力端は、参照電圧生成回路１９の抵抗Ｒ１８と抵抗Ｒ１９との接続点に接続される。
【００３２】
参照電圧制御回路２１は、コンパレータ１５、１６から出力された信号の信号レベルに従って、参照電圧生成回路１８，１９が生成した参照電圧ＶＨ，ＶＬを制御するものであり、トランジスタＱ１１〜Ｑ１４からなる。
【００３３】
トランジスタＱ１１，Ｑ１２は、ＰチャネルのＭＯＳ形トランジスタからなる。トランジスタＱ１１のソースは、駆動用電源に接続され、ドレインは、参照電圧生成回路１８の抵抗Ｒ１６とＲ１７との接続点に接続される。トランジスタＱ１１のゲートは、コンパレータ１５の出力端に接続される。
【００３４】
トランジスタＱ１２のソースは、駆動用電源に接続され、ドレインは、参照電圧生成回路１９の抵抗Ｒ１８とＲ１９との接続点に接続される。トランジスタＱ１２のゲートは、コンパレータ１５の出力端に接続される。
【００３５】
トランジスタＱ１３，Ｑ１４は、ＮチャネルのＭＯＳ形トランジスタからなる。トランジスタＱ１３のドレインは、参照電圧生成回路１８の抵抗Ｒ１６とＲ１７との接続点に接続され、ソースは接地される。トランジスタＱ１３のゲートは、コンパレータ１６の出力端に接続される。
【００３６】
トランジスタＱ１４のドレインは、参照電圧生成回路１９の抵抗Ｒ１８とＲ１９との接続点に接続され、ソースは接地される。トランジスタＱ１４のゲートは、コンパレータ１６の出力端に接続される。
【００３７】
信号入出力回路１０２も、信号入出力回路１０１と同様に、出力ドライバ５１と、レシーバ５２と、を備えている。
【００３８】
次に本実施の形態に係る信号入出力回路１０１の動作を説明する。
出力ドライバ１１は、供給された信号Ｓ１を増幅して電圧Ｖ２の信号Ｓ２を出力する。信号Ｓ２は、抵抗Ｒ１１、入出力端子Ｐ１、伝送線を介して信号入出力回路１０２に伝送される。また、レシーバ２０は、入出力端子Ｐ１、内部バスを介して、信号入出力回路１０２から伝送された信号を受信する。
【００３９】
信号入出力回路１０２から伝送された信号の電位が“Ｌｏｗ”であり、図２（ａ）に示すように、時刻ｔ１において、信号Ｓ１の信号レベルが変化して出力ドライバ１１から出力された信号Ｓ２が“Ｌｏｗ”→“Ｈｉｇｈ”に遷移した場合、信号Ｓ２の電圧Ｖ２は、このスイッチング動作により変化する。この変化分が信号Ｓ２に重畳してノイズ成分となる。
【００４０】
しかし、信号Ｓ１の信号レベルが“Ｌｏｗ”→“Ｈｉｇｈ”に遷移しても、遅延素子１２は、継続して“Ｌｏｗ”レベルの信号を出力する。従って、参照電圧生成回路１３，１４は、参照電圧Ｖ３１の信号Ｓ３、参照電圧Ｖ４１の信号Ｓ４を、それぞれ、コンパレータ１５，１６の参照電圧入力端に出力する。
【００４１】
また、時刻ｔ１において、遅延素子１２は、“Ｌｏｗ”レベルの信号を継続して出力するため、信号出力制御回路１７は、コンパレータ１５，１６のイネーブル端子にイネーブル信号を供給する。
【００４２】
この状態で、ノードＮ２の電圧Ｖ２が、Ｖ３１＜Ｖ２になると、コンパレータ１５は、“Ｌｏｗ”レベルの信号をトランジスタＱ１１，１２のゲート端子に出力する。
【００４３】
また、Ｖ３１＜Ｖ２の場合、Ｖ４１＜Ｖ２でもあるため、コンパレータ１６も“Ｌｏｗ”レベルの信号をトランジスタＱ１３，Ｑ１４のゲート端子に出力する。
【００４４】
トランジスタＱ１１，Ｑ１２は、それぞれのゲート端子に“Ｌｏｗ”レベルの信号が印加されると、導通する。また、トランジスタＱ１３，Ｑ１４のそれぞれのゲート端子には、“Ｌｏｗ”レベルの信号が印加されるため、トランジスタＱ１３，Ｑ１４は、ともに非導通となる。
【００４５】
トランジスタＱ１１，Ｑ１２が導通すると、参照電圧生成回路１８の抵抗１６，Ｒ１７とトランジスタＱ１１のオン抵抗とが合成され、また、参照電圧生成回路１９の抵抗Ｒ１８，Ｒ１９とトランジスタＱ１２のオン抵抗と、が合成される。
【００４６】
従って、抵抗Ｒ１６，Ｒ１７とトランジスタＱ１１のオン抵抗、及び抵抗Ｒ１８，Ｒ１９とトランジスタＱ１２のオン抵抗との合成抵抗により、レシーバ２０の参照電圧入力端に印加される参照電圧ＶＨ，ＶＬはトランジスタＱ１１，Ｑ１２が非導通のときよりも上昇する。
【００４７】
次に、Ｖ４１≦Ｖ２≦Ｖ３１になると、コンパレータ１５，１６の出力信号は、それぞれ、“Ｈｉｇｈ”レベル、“Ｌｏｗ”レベルになる。コンパレータ１５の出力信号が“Ｈｉｇｈ”レベルになると、トランジスタＱ１１，Ｑ１２は、“Ｈｉｇｈ”レベルの電圧がゲート端子に印加されて非導通になる。また、コンパレータ１６の出力信号は、“Ｌｏｗ”レベルであるから、トランジスタＱ１３，Ｑ１４は非導通のままである。即ち、トランジスタＱ１１〜Ｑ１４のすべてが非導通となる。
【００４８】
従って、参照電圧ＶＨは、参照電圧生成回路１８の抵抗Ｒ１６とＲ１７とで駆動用電源の電圧を分圧した電圧となり、参照電圧ＶＬは、参照電圧生成回路１９の抵抗Ｒ１８とＲ１９とで駆動用電源の電圧を分圧した電圧となる。
【００４９】
次に、電圧Ｖ２がさらに低下して、Ｖ２＜Ｖ４１になると、コンパレータ１５，１６の出力信号は、ともに“Ｈｉｇｈ”レベルになる。コンパレータ１６の出力信号が“Ｈｉｇｈ”レベルになると、トランジスタＱ１３，Ｑ１４は、“Ｈｉｇｈ”レベルの電圧がゲート端子に印加されて導通する。また、トランジスタＱ１１，Ｑ１２は、非導通のままである。
【００５０】
トランジスタＱ１３，Ｑ１４が導通すると、参照電圧生成回路１８の抵抗Ｒ１６，Ｒ１７とトランジスタＱ１３のオン抵抗とが合成され、参照電圧生成回路１９の抵抗Ｒ１８，Ｒ１９とトランジスタＱ１４のオン抵抗とが合成される。
【００５１】
抵抗Ｒ１６，Ｒ１７とトランジスタＱ１３のオン抵抗とが合成されると、レシーバ２０のコンパレータ３５，３６のそれぞれの参照電圧入力端に印加される参照電圧ＶＨ，ＶＬは低下する。
このようにして、参照電圧ＶＨ，ＶＬは、図２（ｂ）に示すように、電圧Ｖ２の変動に伴って変動する。
【００５２】
また、出力ドライバ１１のスイッチング動作による信号変化は、内部バスを経由してレシーバ２０にも伝達される。
【００５３】
前述のように、抵抗Ｒ１１の抵抗値ｒ１、出力ドライバ１１の出力インピーダンスｒ２、信号入出力回路１０２との間の伝送線路のインピーダンスＺ０は、ｒ１＋ｒ２＝Ｚ０となるように設定されている。
【００５４】
このため、電圧Ｖ２、出力ドライバ５１の出力電圧が、それぞれ、“Ｈｉｇｈ”、“Ｌｏｗ”レベルの場合、レシーバ２０の入力電圧は、信号入出力回路１０１の抵抗分（ｒ１＋ｒ２）と信号入出力回路１０２の抵抗分（ｒ１＋ｒ２）とで分圧されて、中間電位ＶＭとなる。
【００５５】
従来の信号入出力回路では、信号Ｓ２に重畳したノイズ成分も分圧されるものの、レシーバの出力信号も中間電位ＶＭを中心に変動する。
しかし、本実施の形態に係る信号入出力回路１０１では、レシーバ２０の参照電圧ＶＨ、ＶＬも、電圧Ｖ２に従って変動するため、レシーバ２０の入力電圧の差は、一定の電圧範囲内に保持され、レシーバ２０のノイズに対する入力マージンは確保される。
【００５６】
次に、時刻ｔ１から時刻ｔ２までの時間を遅延素子１２の設定時間として設定されているものとすると、時刻ｔ２では、遅延素子１２の出力信号の電圧は、“Ｈｉｇｈ”レベルに変化する。遅延素子１２の出力電圧が“Ｈｉｇｈ”レベルに変化すると、ＸＮＯＲゲート３４の一方の入力端子の電圧も、“Ｈｉｇｈ”レベルに変化するが、遅延素子３３は、“Ｌｏｗ”レベルの信号をＸＮＯＲゲート３４の他方の入力端子に出力する。
【００５７】
このため、ＸＮＯＲゲート３４は、図２（ｃ）に示すように、ディセーブル信号をコンパレータ１５，１６のイネーブル端子に供給する。コンパレータ１５，１６は、このイネーブル端子にディセーブル信号が供給されると、ともにハイインピーダンス状態となり、信号出力は禁止状態となる。
【００５８】
時刻ｔ３になると、インバータ３１，３２は、遅延素子１２の出力信号を反転出力し、参照電圧生成回路１３，１４から出力された信号Ｓ３，Ｓ４の電圧は低下して、時刻ｔ４になって電圧Ｖ３２，Ｖ４２になる。
【００５９】
しかし、信号Ｓ３，Ｓ４の電圧が低下しても、コンパレータ１５，１６は、ハイインピーダンス状態となっているため、コンパレータ１５，１６の出力信号は、変化せず、トランジスタＱ１１〜Ｑ１４は、非導通となる。
【００６０】
そして、時刻ｔ５になって、信号出力制御回路１７の遅延素子３３が出力信号が“Ｈｉｇｈ”レベルになると、ＸＮＯＲゲート３４は、図２（ｃ）に示すように、イネーブル信号をコンパレータ１５，１６に出力し、コンパレータ１５，１６の信号出力の禁止状態は解除される。
【００６１】
次に、時刻ｔ６において、信号Ｓ１が“Ｈｉｇｈ”→“Ｌｏｗ”に遷移すると、信号Ｓ２の電圧Ｖ２は、低下する。コンパレータ１５，１６は、電圧Ｖ２と参照電圧生成回路１３，１４がそれぞれ生成した参照電圧Ｖ３２，Ｖ４２とを比較する。そして、信号入出力回路１０１は、上記動作と同じように動作し、参照電圧生成回路１８，１９が生成した参照電圧ＶＨ、ＶＬが変化して、レシーバ２０のノイズに対する入力マージンは確保される。
【００６２】
以上説明したように、本実施の形態によれば、レシーバ２０の参照電圧ＶＨ，ＶＬを出力ドライバ１１の電圧Ｖ２に従って、変化させるようにした。従って、スイッチング動作するタイミングで発生する電源ノイズ等によって電圧が変動した場合でも、自己の信号入出力回路１０１において、レシーバ２０の受信動作に影響を与えず、誤動作を防止することができる。特に、信号波形を変えることなくノイズを低減することができるため、信号伝送の高速化には好都合である。
【００６３】
尚、本発明を実施するにあたっては、種々の形態が考えられ、上記実施の形態に限られるものではない。
例えば、上記実施の形態では、参照電圧生成回路１３，１４，１８，１９としては、抵抗素子による抵抗分圧方式を用いている。しかし、ＭＯＳトランジスタを電源とＧＮＤ間に直列接続し、トランジスタのオン抵抗を用いて抵抗分圧するように構成されることもできる。
【００６４】
参照電圧制御回路２１のトランジスタは、ＭＯＳ形トランジスタに限定されるものではなく、バイポーラ形トランジスタを用いることもできる。
また、コンパレータ１５，１６の代わりに、差動増幅器を用いることもできる。また、遅延素子１２，３３は、回路によって構成されたものであってもよい。
【００６５】
【発明の効果】
以上説明したように、本発明によれば、ノイズの影響を抑制することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る信号入出力回路の構成を示すブロック図である。
【図２】図１の信号入出力回路の動作を示す信号波形図である。
【符号の説明】
１１ 出力ドライバ
１２ 遅延素子
１３，１４，１８，１９ 参照電圧生成回路
２１ 参照電圧制御回路
【発明の属する技術分野】
本発明は、信号入出力回路に関する。
【０００２】
【従来の技術】
コンピュータ、通信機器等では、情報信号を双方向に送受信するための信号入出力回路が備えられている。
このような信号入出力回路は、情報信号を増幅した伝送信号を入出力端子を介して出力するための出力ドライバと、伝送された伝送信号を受信するレシーバと、を備えている。また、信号入出力回路は、出力ドライバが動作することにより発生する電源ノイズ等の影響でレシーバが誤動作しないように、ノイズを低減させるための回路が必要になってくる。このため、信号入出力回路に、ノイズを低減するためのフィルタ回路を備えたものがある（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平８−２３３５４号公報（第５−６頁、図１）
【０００４】
【発明が解決しようとする課題】
しかし、このような従来の信号入出力回路のように、フィルタ回路を備えると、異なるコンピュータ等の間で伝送される信号の信号波形そのものを変えてしまうことになる。特に、信号の送受信は、高速化の傾向にあり、信号波形が変わってしまうと、この高速動作を阻んでしまうことになる。
【０００５】
本発明は、このような従来の問題点に鑑みてなされたもので、ノイズの影響を抑制することが可能な信号入出力回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】
この目的を達成するため、本発明の第１の観点に係る信号入出力回路は、
入出力端子を介して伝送信号を送受信する信号入出力回路において、
供給された情報信号を増幅して、送信する伝送信号を生成し、生成した伝送信号を前記入出力端子を介して出力する出力ドライバと、
前記入出力端子を介して受信した伝送信号と第１の参照電圧とを比較し、前記受信した伝送信号の電圧と前記第１の参照電圧との差に基づく電圧の信号を、受信信号として出力するレシーバと、
前記出力ドライバの出力信号と予め設定された第２の参照電圧とを比較し、比較した結果に基づく差電圧の信号を、前記出力ドライバのスイッチング動作に起因して発生するノイズ成分に基づく信号として出力する比較部と、
前記比較部の出力信号の電圧に従って、前記ノイズ成分が小さくなるように前記第１の参照電圧を制御する参照電圧制御部と、を備えたものである。
【０００７】
前記参照電圧制御部は、予め設定された電圧と接地との間に接続されて、前記比較部の出力信号に従って導通するトランジスタを備えて構成されたものであってもよい。
【０００８】
前記出力ドライバに供給される情報信号を、前記出力ドライバのスイッチング動作に起因して発生するノイズ成分が所定の電圧以下になる予め設定した時間だけ遅延させる遅延部と、
前記遅延部の出力信号を反転させて前記第２の参照電圧を生成し、生成した第２の参照電圧を前記比較部に供給する参照電圧生成部と、
前記遅延部の出力信号の変化を検出し、前記遅延部の出力信号が変化してから前記比較部の信号出力を禁止し、前記参照電圧生成部の出力信号が反転した後に信号出力の禁止を解除する信号出力制御部と、を備えたものであってもよい。
【０００９】
前記遅延部を第１の遅延部として、
前記信号出力制御部は、
前記第１の遅延部の出力信号が供給されて、前記遅延部の出力信号が変化してから前記参照電圧生成部の出力信号が反転するまでの期間経過後に出力する前記第１の遅延部の出力信号を出力する第２の遅延部と、
前記第１の遅延部の出力信号と前記第２の遅延部の出力信号との排他論理和を演算することにより前記第１の遅延部の出力信号の変化を検出する排他論理和演算部と、を備えたものであってもよい。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態に係る信号入出力回路を図面を参照して説明する。
本実施の形態に係る信号入出力回路の構成を図１に示す。
信号入出力回路１０１，１０２は、異なるコンピュータ又は通信機器に備えられ、伝送信号を互いに双方向に送受信するためのものであり、伝送線を介して接続される。
【００１１】
信号入出力回路１０１は、出力ドライバ１１と、遅延素子１２と、参照電圧生成回路１３，１４と、コンパレータ１５，１６と、信号出力制御回路１７と、参照電圧生成回路１８，１９と、レシーバ２０と、参照電圧制御回路２１と、抵抗Ｒ１１と、を備えて構成される。
【００１２】
出力ドライバ１１は、情報信号としての信号Ｓ１が供給されて信号Ｓ１を増幅し、伝送信号として、接地電圧を基準とする電圧Ｖ２の信号Ｓ２（ノードＮ２）を生成するものである。出力ドライバ１１は、生成した信号Ｓ２を、抵抗Ｒ１１、入出力端子Ｐ１を介して信号入出力回路１０２に送信する。抵抗Ｒ１１は、インピーダンス調整用の抵抗であり、抵抗Ｒ１１の一端は、出力ドライバ１１の出力端に接続され、抵抗Ｒ１１の他端は、信号入出力回路１０１の入出力端子Ｐ１に接続される。
【００１３】
尚、抵抗Ｒ１１の抵抗値をｒ１、出力ドライバ１１の出力インピーダンスをｒ２、信号入出力回路１０２との間の伝送線路のインピーダンスをＺ０とすると、各値ｒ１、ｒ２，Ｚ０は、ｒ１＋ｒ２＝Ｚ０となるように設定される。
【００１４】
遅延素子１２は、入力された信号Ｓ１を予め設定された時間だけ遅延させて参照電圧生成回路１３、１４に出力するものであり、遅延素子１２の入力端は、出力ドライバ１１の入力端に接続されている。遅延素子１２は、このように接続されて、参照電圧生成回路１３，１４が出力する参照電圧Ｖ３，Ｖ４が出力ドライバ１１の出力信号Ｓ２の変化する前後で変化しないようにする。
【００１５】
尚、遅延素子１２の遅延時間は、信号Ｓ１が変化したときに、出力ドライバ１１のスイッチング動作に起因して発生するノイズ成分の電圧が所定の電圧の範囲内になるまでの時間に設定される。
【００１６】
参照電圧生成回路１３，１４は、それぞれ、参照信号Ｓ３の参照電圧Ｖ３１，Ｖ３２（Ｖ３１＞Ｖ３２）、参照信号Ｓ４の参照電圧Ｖ４１，Ｖ４２（Ｖ４１＞Ｖ４２）を生成する回路である。参照電圧Ｖ３１，Ｖ４１は、信号Ｓ２の電圧が“Ｈｉｇｈ”レベルのときに、信号Ｓ２に重畳したノイズ成分を検出するために参照される電圧である。また、参照電圧Ｖ３２，Ｖ４２は、信号Ｓ２の電圧が“Ｌｏｗ”レベルのときに、信号Ｓ２に重畳したノイズ成分を検出するために参照される電圧である。参照電圧Ｖ３１，Ｖ３２，Ｖ４１，Ｖ４２が第２の参照電圧に相当する。
【００１７】
参照電圧生成回路１３は、インバータ３１と抵抗Ｒ１２，Ｒ１３と、からなる。インバータ３１は、遅延素子１２の出力信号を反転させるためのものであり、インバータ３１の入力端は、遅延素子１２の出力端に接続される。抵抗Ｒ１２の一端は、信号入出力回路１０１の駆動用電源（図示せず）に接続され、抵抗Ｒ１３の一端は、抵抗Ｒ１２の他端に接続され、抵抗Ｒ１３の他端は接地される。
【００１８】
参照電圧生成回路１４は、インバータ３２と抵抗Ｒ１４，Ｒ１５と、からなる。インバータ３２は、遅延素子１２の出力信号を反転させるためのものであり、インバータ３２の入力端は、遅延素子１２の出力端に接続される。抵抗Ｒ１４の一端は、駆動用電源に接続され、抵抗Ｒ１５の一端は、抵抗Ｒ１４の他端に接続され、抵抗Ｒ１５の他端は接地される。
尚、抵抗Ｒ１２〜Ｒ１５の抵抗値は、Ｖ３１＞Ｖ４１、Ｖ３２＞Ｖ４２となるように設定される。
【００１９】
コンパレータ１５，１６は、それぞれ、出力ドライバ１１から出力された信号Ｓ２の電圧Ｖ２と参照電圧生成回路１３，１４から出力された参照信号Ｓ３，Ｓ４のそれぞれの参照電圧とを比較するものである。
【００２０】
コンパレータ１５，１６は、イネーブル端子付きのものであり、イネーブル端子にイネーブル信号が供給されている場合に、比較結果を出力する。
【００２１】
コンパレータ１５の参照電圧入力端は参照電圧生成回路１３の抵抗Ｒ１２とＲ１３との接続点に接続され、信号入力端は、ノードＮ２に接続される。そして、コンパレータ１５は、参照電圧生成回路１３から出力された参照信号Ｓ３の電圧Ｖ３１，Ｖ３２と信号Ｓ２（ノードＮ２）の電圧Ｖ２とを比較する。コンパレータ１５は、比較の結果、Ｖ２＞Ｖ３１又はＶ２＞Ｖ３２であれば、“Ｌｏｗ”レベルの信号を出力し、Ｖ２≦Ｖ３１又はＶ２≦Ｖ３２であれば、“Ｈｉｇｈ”レベルの信号を出力する。
【００２２】
コンパレータ１６の参照電圧入力端は、参照電圧生成回路１４の抵抗Ｒ１４とＲ１５との接続点に接続され、信号入力端は、ノードＮ２に接続される。そして、コンパレータ１６は、参照電圧生成回路１４から出力された参照信号Ｓ４の参照電圧Ｖ４１、Ｖ４２と信号Ｓ２（ノードＮ２）の電圧Ｖ２とを比較する。コンパレータ１６は、比較の結果、Ｖ２＞Ｖ４１又はＶ２＞Ｖ４２であれば、“Ｌｏｗ”レベルの信号を出力し、Ｖ２≦Ｖ４１又はＶ２≦Ｖ４２であれば、“Ｈｉｇｈ”レベルの信号を出力する。
【００２３】
信号出力制御回路１７は、信号Ｓ１の変化を検出して、予め設定された期間、コンパレータ１５，１６のイネーブル端子にディセーブル信号を供給するための回路である。コンパレータ１５，１６は、イネーブル端子にディセーブル信号が供給されると、ハイインピーダンス状態となり、動作が抑止される。
【００２４】
尚、ディセーブル信号を出力する期間は、遅延素子１２の出力信号が変化してから参照電圧生成回路１３，１４の参照信号Ｓ３，Ｓ４の反転が終了するまでの期間に設定される。信号出力制御回路１７は、この設定期間中、コンパレータ１５，１６のイネーブル端子にディセーブル信号を供給して、コンパレータ１５，１６の動作を抑止する。
【００２５】
信号出力制御回路１７は、遅延素子３３と、エクスクルーシブノアゲート（以後、「ＸＮＯＲゲート」と記す。）３４と、からなる。
遅延素子３３は、遅延素子１２の出力信号を遅延させるためのものであり、その入力端は、遅延素子１２の出力端に接続される。
【００２６】
ＸＮＯＲゲート３４は、遅延素子１２の出力信号の信号レベルと遅延素子３３の出力信号の信号レベルとのＸＮＯＲ演算を行うことにより、遅延素子１２の出力信号の変化を検出するものである。
【００２７】
ＸＮＯＲゲート３４の一方の入力端は、遅延素子１２の出力端に接続され、他方の入力端は、遅延素子３３の出力端に接続される。また、ＸＮＯＲゲート３４の出力端は、コンパレータ１５，１６のイネーブル端子に接続され、遅延素子１２の出力信号の変化を検出するとコンパレータ１５，１６の信号出力を抑止する。
【００２８】
参照電圧生成回路１８，１９は、それぞれ、レシーバ２０に供給する第１の参照電圧ＶＨ，ＶＬ（ＶＨ＞ＶＬ）を生成するものである。
参照電圧生成回路１８は、駆動用電源の電圧を分圧する抵抗Ｒ１６とＲ１７とからなる。抵抗Ｒ１６の一端は、駆動用電源に接続され、抵抗Ｒ１７の一端は、抵抗Ｒ１６の他端に接続され、抵抗Ｒ１７の他端は、接地される。
【００２９】
参照電圧生成回路１９は、駆動用電源の電圧を分圧する抵抗Ｒ１８とＲ１９とからなる。抵抗Ｒ１８の一端は、駆動用電源に接続され、抵抗Ｒ１９の一端は、抵抗Ｒ１８の他端に接続され、抵抗Ｒ１９の他端は、接地される。
【００３０】
レシーバ２０は、信号入出力回路１０２から送信された伝送信号を、入出力端子Ｐ１を介して受信するものであり、コンパレータ３５，３６を備える。
コンパレータ３５，３６は、信号入出力回路１０２から受信した信号と参照電圧ＶＨ、ＶＬとを比較して、比較結果として、“Ｈｉｇｈ”又は“Ｌｏｗ”レベルの信号を出力するものである。
【００３１】
コンパレータ３５，３６の信号入力端は、ともに、入出力端子Ｐ１に接続される。コンパレータ３５の参照電圧入力端は、参照電圧生成回路１８の抵抗Ｒ１６と抵抗Ｒ１７との接続点に接続される。コンパレータ３６の参照電圧入力端は、参照電圧生成回路１９の抵抗Ｒ１８と抵抗Ｒ１９との接続点に接続される。
【００３２】
参照電圧制御回路２１は、コンパレータ１５、１６から出力された信号の信号レベルに従って、参照電圧生成回路１８，１９が生成した参照電圧ＶＨ，ＶＬを制御するものであり、トランジスタＱ１１〜Ｑ１４からなる。
【００３３】
トランジスタＱ１１，Ｑ１２は、ＰチャネルのＭＯＳ形トランジスタからなる。トランジスタＱ１１のソースは、駆動用電源に接続され、ドレインは、参照電圧生成回路１８の抵抗Ｒ１６とＲ１７との接続点に接続される。トランジスタＱ１１のゲートは、コンパレータ１５の出力端に接続される。
【００３４】
トランジスタＱ１２のソースは、駆動用電源に接続され、ドレインは、参照電圧生成回路１９の抵抗Ｒ１８とＲ１９との接続点に接続される。トランジスタＱ１２のゲートは、コンパレータ１５の出力端に接続される。
【００３５】
トランジスタＱ１３，Ｑ１４は、ＮチャネルのＭＯＳ形トランジスタからなる。トランジスタＱ１３のドレインは、参照電圧生成回路１８の抵抗Ｒ１６とＲ１７との接続点に接続され、ソースは接地される。トランジスタＱ１３のゲートは、コンパレータ１６の出力端に接続される。
【００３６】
トランジスタＱ１４のドレインは、参照電圧生成回路１９の抵抗Ｒ１８とＲ１９との接続点に接続され、ソースは接地される。トランジスタＱ１４のゲートは、コンパレータ１６の出力端に接続される。
【００３７】
信号入出力回路１０２も、信号入出力回路１０１と同様に、出力ドライバ５１と、レシーバ５２と、を備えている。
【００３８】
次に本実施の形態に係る信号入出力回路１０１の動作を説明する。
出力ドライバ１１は、供給された信号Ｓ１を増幅して電圧Ｖ２の信号Ｓ２を出力する。信号Ｓ２は、抵抗Ｒ１１、入出力端子Ｐ１、伝送線を介して信号入出力回路１０２に伝送される。また、レシーバ２０は、入出力端子Ｐ１、内部バスを介して、信号入出力回路１０２から伝送された信号を受信する。
【００３９】
信号入出力回路１０２から伝送された信号の電位が“Ｌｏｗ”であり、図２（ａ）に示すように、時刻ｔ１において、信号Ｓ１の信号レベルが変化して出力ドライバ１１から出力された信号Ｓ２が“Ｌｏｗ”→“Ｈｉｇｈ”に遷移した場合、信号Ｓ２の電圧Ｖ２は、このスイッチング動作により変化する。この変化分が信号Ｓ２に重畳してノイズ成分となる。
【００４０】
しかし、信号Ｓ１の信号レベルが“Ｌｏｗ”→“Ｈｉｇｈ”に遷移しても、遅延素子１２は、継続して“Ｌｏｗ”レベルの信号を出力する。従って、参照電圧生成回路１３，１４は、参照電圧Ｖ３１の信号Ｓ３、参照電圧Ｖ４１の信号Ｓ４を、それぞれ、コンパレータ１５，１６の参照電圧入力端に出力する。
【００４１】
また、時刻ｔ１において、遅延素子１２は、“Ｌｏｗ”レベルの信号を継続して出力するため、信号出力制御回路１７は、コンパレータ１５，１６のイネーブル端子にイネーブル信号を供給する。
【００４２】
この状態で、ノードＮ２の電圧Ｖ２が、Ｖ３１＜Ｖ２になると、コンパレータ１５は、“Ｌｏｗ”レベルの信号をトランジスタＱ１１，１２のゲート端子に出力する。
【００４３】
また、Ｖ３１＜Ｖ２の場合、Ｖ４１＜Ｖ２でもあるため、コンパレータ１６も“Ｌｏｗ”レベルの信号をトランジスタＱ１３，Ｑ１４のゲート端子に出力する。
【００４４】
トランジスタＱ１１，Ｑ１２は、それぞれのゲート端子に“Ｌｏｗ”レベルの信号が印加されると、導通する。また、トランジスタＱ１３，Ｑ１４のそれぞれのゲート端子には、“Ｌｏｗ”レベルの信号が印加されるため、トランジスタＱ１３，Ｑ１４は、ともに非導通となる。
【００４５】
トランジスタＱ１１，Ｑ１２が導通すると、参照電圧生成回路１８の抵抗１６，Ｒ１７とトランジスタＱ１１のオン抵抗とが合成され、また、参照電圧生成回路１９の抵抗Ｒ１８，Ｒ１９とトランジスタＱ１２のオン抵抗と、が合成される。
【００４６】
従って、抵抗Ｒ１６，Ｒ１７とトランジスタＱ１１のオン抵抗、及び抵抗Ｒ１８，Ｒ１９とトランジスタＱ１２のオン抵抗との合成抵抗により、レシーバ２０の参照電圧入力端に印加される参照電圧ＶＨ，ＶＬはトランジスタＱ１１，Ｑ１２が非導通のときよりも上昇する。
【００４７】
次に、Ｖ４１≦Ｖ２≦Ｖ３１になると、コンパレータ１５，１６の出力信号は、それぞれ、“Ｈｉｇｈ”レベル、“Ｌｏｗ”レベルになる。コンパレータ１５の出力信号が“Ｈｉｇｈ”レベルになると、トランジスタＱ１１，Ｑ１２は、“Ｈｉｇｈ”レベルの電圧がゲート端子に印加されて非導通になる。また、コンパレータ１６の出力信号は、“Ｌｏｗ”レベルであるから、トランジスタＱ１３，Ｑ１４は非導通のままである。即ち、トランジスタＱ１１〜Ｑ１４のすべてが非導通となる。
【００４８】
従って、参照電圧ＶＨは、参照電圧生成回路１８の抵抗Ｒ１６とＲ１７とで駆動用電源の電圧を分圧した電圧となり、参照電圧ＶＬは、参照電圧生成回路１９の抵抗Ｒ１８とＲ１９とで駆動用電源の電圧を分圧した電圧となる。
【００４９】
次に、電圧Ｖ２がさらに低下して、Ｖ２＜Ｖ４１になると、コンパレータ１５，１６の出力信号は、ともに“Ｈｉｇｈ”レベルになる。コンパレータ１６の出力信号が“Ｈｉｇｈ”レベルになると、トランジスタＱ１３，Ｑ１４は、“Ｈｉｇｈ”レベルの電圧がゲート端子に印加されて導通する。また、トランジスタＱ１１，Ｑ１２は、非導通のままである。
【００５０】
トランジスタＱ１３，Ｑ１４が導通すると、参照電圧生成回路１８の抵抗Ｒ１６，Ｒ１７とトランジスタＱ１３のオン抵抗とが合成され、参照電圧生成回路１９の抵抗Ｒ１８，Ｒ１９とトランジスタＱ１４のオン抵抗とが合成される。
【００５１】
抵抗Ｒ１６，Ｒ１７とトランジスタＱ１３のオン抵抗とが合成されると、レシーバ２０のコンパレータ３５，３６のそれぞれの参照電圧入力端に印加される参照電圧ＶＨ，ＶＬは低下する。
このようにして、参照電圧ＶＨ，ＶＬは、図２（ｂ）に示すように、電圧Ｖ２の変動に伴って変動する。
【００５２】
また、出力ドライバ１１のスイッチング動作による信号変化は、内部バスを経由してレシーバ２０にも伝達される。
【００５３】
前述のように、抵抗Ｒ１１の抵抗値ｒ１、出力ドライバ１１の出力インピーダンスｒ２、信号入出力回路１０２との間の伝送線路のインピーダンスＺ０は、ｒ１＋ｒ２＝Ｚ０となるように設定されている。
【００５４】
このため、電圧Ｖ２、出力ドライバ５１の出力電圧が、それぞれ、“Ｈｉｇｈ”、“Ｌｏｗ”レベルの場合、レシーバ２０の入力電圧は、信号入出力回路１０１の抵抗分（ｒ１＋ｒ２）と信号入出力回路１０２の抵抗分（ｒ１＋ｒ２）とで分圧されて、中間電位ＶＭとなる。
【００５５】
従来の信号入出力回路では、信号Ｓ２に重畳したノイズ成分も分圧されるものの、レシーバの出力信号も中間電位ＶＭを中心に変動する。
しかし、本実施の形態に係る信号入出力回路１０１では、レシーバ２０の参照電圧ＶＨ、ＶＬも、電圧Ｖ２に従って変動するため、レシーバ２０の入力電圧の差は、一定の電圧範囲内に保持され、レシーバ２０のノイズに対する入力マージンは確保される。
【００５６】
次に、時刻ｔ１から時刻ｔ２までの時間を遅延素子１２の設定時間として設定されているものとすると、時刻ｔ２では、遅延素子１２の出力信号の電圧は、“Ｈｉｇｈ”レベルに変化する。遅延素子１２の出力電圧が“Ｈｉｇｈ”レベルに変化すると、ＸＮＯＲゲート３４の一方の入力端子の電圧も、“Ｈｉｇｈ”レベルに変化するが、遅延素子３３は、“Ｌｏｗ”レベルの信号をＸＮＯＲゲート３４の他方の入力端子に出力する。
【００５７】
このため、ＸＮＯＲゲート３４は、図２（ｃ）に示すように、ディセーブル信号をコンパレータ１５，１６のイネーブル端子に供給する。コンパレータ１５，１６は、このイネーブル端子にディセーブル信号が供給されると、ともにハイインピーダンス状態となり、信号出力は禁止状態となる。
【００５８】
時刻ｔ３になると、インバータ３１，３２は、遅延素子１２の出力信号を反転出力し、参照電圧生成回路１３，１４から出力された信号Ｓ３，Ｓ４の電圧は低下して、時刻ｔ４になって電圧Ｖ３２，Ｖ４２になる。
【００５９】
しかし、信号Ｓ３，Ｓ４の電圧が低下しても、コンパレータ１５，１６は、ハイインピーダンス状態となっているため、コンパレータ１５，１６の出力信号は、変化せず、トランジスタＱ１１〜Ｑ１４は、非導通となる。
【００６０】
そして、時刻ｔ５になって、信号出力制御回路１７の遅延素子３３が出力信号が“Ｈｉｇｈ”レベルになると、ＸＮＯＲゲート３４は、図２（ｃ）に示すように、イネーブル信号をコンパレータ１５，１６に出力し、コンパレータ１５，１６の信号出力の禁止状態は解除される。
【００６１】
次に、時刻ｔ６において、信号Ｓ１が“Ｈｉｇｈ”→“Ｌｏｗ”に遷移すると、信号Ｓ２の電圧Ｖ２は、低下する。コンパレータ１５，１６は、電圧Ｖ２と参照電圧生成回路１３，１４がそれぞれ生成した参照電圧Ｖ３２，Ｖ４２とを比較する。そして、信号入出力回路１０１は、上記動作と同じように動作し、参照電圧生成回路１８，１９が生成した参照電圧ＶＨ、ＶＬが変化して、レシーバ２０のノイズに対する入力マージンは確保される。
【００６２】
以上説明したように、本実施の形態によれば、レシーバ２０の参照電圧ＶＨ，ＶＬを出力ドライバ１１の電圧Ｖ２に従って、変化させるようにした。従って、スイッチング動作するタイミングで発生する電源ノイズ等によって電圧が変動した場合でも、自己の信号入出力回路１０１において、レシーバ２０の受信動作に影響を与えず、誤動作を防止することができる。特に、信号波形を変えることなくノイズを低減することができるため、信号伝送の高速化には好都合である。
【００６３】
尚、本発明を実施するにあたっては、種々の形態が考えられ、上記実施の形態に限られるものではない。
例えば、上記実施の形態では、参照電圧生成回路１３，１４，１８，１９としては、抵抗素子による抵抗分圧方式を用いている。しかし、ＭＯＳトランジスタを電源とＧＮＤ間に直列接続し、トランジスタのオン抵抗を用いて抵抗分圧するように構成されることもできる。
【００６４】
参照電圧制御回路２１のトランジスタは、ＭＯＳ形トランジスタに限定されるものではなく、バイポーラ形トランジスタを用いることもできる。
また、コンパレータ１５，１６の代わりに、差動増幅器を用いることもできる。また、遅延素子１２，３３は、回路によって構成されたものであってもよい。
【００６５】
【発明の効果】
以上説明したように、本発明によれば、ノイズの影響を抑制することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る信号入出力回路の構成を示すブロック図である。
【図２】図１の信号入出力回路の動作を示す信号波形図である。
【符号の説明】
１１ 出力ドライバ
１２ 遅延素子
１３，１４，１８，１９ 参照電圧生成回路
２１ 参照電圧制御回路
Claims (4)
- 入出力端子を介して伝送信号を送受信する信号入出力回路において、
供給された情報信号を増幅して、送信する伝送信号を生成し、生成した伝送信号を前記入出力端子を介して出力する出力ドライバと、
前記入出力端子を介して受信した伝送信号と第１の参照電圧とを比較し、前記受信した伝送信号の電圧と前記第１の参照電圧との差に基づく電圧の信号を、受信信号として出力するレシーバと、
前記出力ドライバの出力信号と予め設定された第２の参照電圧とを比較し、比較した結果に基づく差電圧の信号を、前記出力ドライバのスイッチング動作に起因して発生するノイズ成分に基づく信号として出力する比較部と、
前記比較部の出力信号の電圧に従って、前記ノイズ成分が小さくなるように前記第１の参照電圧を制御する参照電圧制御部と、を備えた、
ことを特徴とする信号入出力回路。 - 前記参照電圧制御部は、予め設定された電圧と接地との間に接続されて、前記比較部の出力信号に従って導通するトランジスタを備えて構成されたものである、
ことを特徴とする請求項１に記載の信号入出力回路。 - 前記出力ドライバに供給される情報信号を、前記出力ドライバのスイッチング動作に起因して発生するノイズ成分が所定の電圧以下になる予め設定した時間だけ遅延させる遅延部と、
前記遅延部の出力信号を反転させて前記第２の参照電圧を生成し、生成した第２の参照電圧を前記比較部に供給する参照電圧生成部と、
前記遅延部の出力信号の変化を検出し、前記遅延部の出力信号が変化してから前記比較部の信号出力を禁止し、前記参照電圧生成部の出力信号が反転した後に信号出力の禁止を解除する信号出力制御部と、を備えた、
ことを特徴とする請求項１又は２に記載の信号入出力回路。 - 前記遅延部を第１の遅延部として、
前記信号出力制御部は、
前記第１の遅延部の出力信号が供給されて、前記遅延部の出力信号が変化してから前記参照電圧生成部の出力信号が反転するまでの期間経過後に出力する前記第１の遅延部の出力信号を出力する第２の遅延部と、
前記第１の遅延部の出力信号と前記第２の遅延部の出力信号との排他論理和を演算することにより前記第１の遅延部の出力信号の変化を検出する排他論理和演算部と、を備えたものである、
ことを特徴とする請求項３に記載の信号入出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003181123A JP3788445B2 (ja) | 2003-06-25 | 2003-06-25 | 信号入出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003181123A JP3788445B2 (ja) | 2003-06-25 | 2003-06-25 | 信号入出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005020268A JP2005020268A (ja) | 2005-01-20 |
| JP3788445B2 true JP3788445B2 (ja) | 2006-06-21 |
Family
ID=34181910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003181123A Expired - Fee Related JP3788445B2 (ja) | 2003-06-25 | 2003-06-25 | 信号入出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3788445B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9419686B2 (en) | 2013-10-01 | 2016-08-16 | Samsung Electronics Co., Ltd. | Receiver of NFC device and NFC device including the same |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100706580B1 (ko) | 2005-07-13 | 2007-04-13 | 삼성전자주식회사 | 저전압 차동 신호 수신기 및 그 종단 저항값 설정 방법 |
| JP2011077672A (ja) * | 2009-09-29 | 2011-04-14 | Sanyo Electric Co Ltd | 信号入出力回路 |
-
2003
- 2003-06-25 JP JP2003181123A patent/JP3788445B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9419686B2 (en) | 2013-10-01 | 2016-08-16 | Samsung Electronics Co., Ltd. | Receiver of NFC device and NFC device including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005020268A (ja) | 2005-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8659329B2 (en) | Pre-emphasis circuit and differential current signaling system having the same | |
| JP3920236B2 (ja) | 差動増幅器 | |
| US10298238B2 (en) | Differential driver with pull up and pull down boosters | |
| US7348794B2 (en) | Output buffer circuit | |
| US10181852B1 (en) | Voltage translator with output slew rate control | |
| US5959492A (en) | High speed differential driver circuitry and methods for implementing the same | |
| US8692577B2 (en) | Driver circuit | |
| JPH1093414A (ja) | インタフェース回路及び信号伝送方法 | |
| US10892760B1 (en) | Dynamic transistor gate overdrive for input/output (I/O) drivers and level shifters | |
| EP1014581A1 (en) | Adjustable strength driver circuit and method of adjustment | |
| KR100933677B1 (ko) | 반도체 소자 | |
| JP3788445B2 (ja) | 信号入出力回路 | |
| JP4811902B2 (ja) | 半導体装置および半導体装置のテスト方法 | |
| US20030132788A1 (en) | Output buffer circuit | |
| WO2018020782A1 (ja) | リンギング抑制回路 | |
| US9819371B2 (en) | Electronic device | |
| US7005903B2 (en) | Output buffer with adjustment of signal transitions | |
| US6985021B1 (en) | Circuits and techniques for conditioning differential signals | |
| US7518411B2 (en) | Data receiving apparatus using semi-dual reference voltage | |
| EP3859972A2 (en) | Multivoltage high voltage io in low voltage technology | |
| US7265585B2 (en) | Method to improve current and slew rate ratio of off-chip drivers | |
| JPH08116249A (ja) | データ出力バッファ | |
| KR20140146368A (ko) | 입출력 장치 및 이를 포함하는 입출력 시스템 | |
| JP2002023902A (ja) | 半導体装置 | |
| JP2005236915A (ja) | 差動出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060307 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060320 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120407 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120407 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130407 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |