JPH0410427A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は下層に多結晶シリコン配線又はポリサイド配線
を有し、上層に抵抗として使用される多結晶シリコン配
線を有する半導体集積回路装置に関し、下層配線と上層
配線の接続部の構造に関する。

［従来の技術１ 高抵抗形成技術はＳＲＡＭ特有でかつ重要なプロセス技
術である。高抵抗を流れる電流は、トランジスタのリー
クを補うのに十分な量、たとえば１ケタ以上あれば十分
で、それ以上はＳＲＡＭの用途を制限する不必要な電流
である。高抵抗を制限する問題として（１）高抵抗長、
（２）ポリシリコンの膜厚、（３）不純物の流入、（４
）パシベーション膜の水素の流入、などである。

第２図（ａ）〜第２図（Ｃ）、及び第３図（ａ）〜第３
図（Ｃ）に従来例を挙げて、以下に従来の方法について
説明する。

第２図（ａ）に示すように、Ｐ型車結晶Ｓｉ基板２１上
にＬＯＣＯ３酸化膜２２を形成し、ゲート酸化膜２３を
形成し、その一部をエツチング除去する。

第２図（ｂ）に示すように多結晶シリコン層を形成して
、その上からＮ゛拡散おこない、ホトエツチングを行な
ってからＮ４多結晶シリコン配綿２４及びＮ′″拡散層
２５を形成する。

第２図（Ｃ）に示すように、イオン打込みを行なって、
ソース、ドレインのＮ０拡散を行ない、Ｎ０拡散層２６
を形成する。その上に層間絶縁膜２７を形成し、一部、
ホトエツチングにて除去して、その上に多結晶シリコン
層を形成し、さらに部分的に、イオン打ち込みを行ない
、ホトエツチングを行なって、多結晶シリコンの低抵抗
配線２９と高抵抗配線２日を形成する。

低抵抗配線部にはできるだけ配線抵抗を下げるため、大
量の砒素、又はリンをイオン打込みしている。この方法
では、一部は抵抗をできるだけ下げ、一部では、抵抗を
できるだけ上げるという相反する目的があるため、（１
）ポリシリコンの膜厚を十分薄くできない、（２）重ね
合せ精度を考えると抵抗長を十分長くできない、（３）
砒素、又はリンが拡散して流入してきて、マスクの寸法
から期待できるほどの高抵抗値が得られないなどの問題
がある。

これらの問題解決のため次の方法がとられるようになっ
た。

第３図（ａ）に示すように、Ｐ型車結晶Ｓｉ基板３１上
にＬＯＣＯ５酸化膜３２を形成し、ゲート酸化膜３３を
形成し、その一部をエツチング除去する。

第３図（ｂ）に示すように多結晶シリコン層を形成して
、その上からＮ＋拡散を行ない、ホトエツチングを行な
う事によって、Ｎ０多結晶シリコン配線３４及びＮ０拡
散層３５を形成する。

第３図（Ｃ）に示すように、イオン打込みを行なって、
ソース、ドレインのＮ′″拡散を行なってＮ０拡散層３
６を形成する。その上に、眉間絶縁膜３７を形成し、そ
の一部をホトエツチングで除去し、その上に多結晶シリ
コン層を形成して、ホトエツチングによって高抵抗配線
３８を・形成する。多結晶シリコン層形成時の温度、又
後工程でかかる温度によって、下層の多結晶シリコン配
線からリンが侵入してきて、Ｎ′″拡散層３９が形成さ
れる。

この方法では、原理的には高抵抗ポリシリコンをいくら
でも薄くする事ができ、重ね合せマージンが必要でない
ため、以前の方法よりも高抵抗長が確保できる。

しかし、この方法でも、下層のポリシリコンから熱によ
ってリンが侵入してきて高抵抗長が短（なる。メモリー
の１チツプにおけるメモリー密度が大きくなり、高集積
化、高密度化が進むにつれて、このリンの侵入が大きな
問題となってきた。

［発明が解決しようとする課題］ 本発明の目的は、下層のポリシリコン配線からの高抵抗
配線内へのリンの侵入を防止し、高抵抗配線高抵抗長を
長く保ち、従来以上の高密度化、高集積化に耐えつる高
抵抗配線を得る事にある。

［課題を解決するための手段］ 本発明の方法は、下層配線と上層の高抵抗配線の接触部
に、適度の膜厚のオキシ窒化膜をもうける事により、高
抵抗の特性をそこなわずに、下層の配線からのリンの侵
入を防止する方法である。

［実　施　例］ 第１図（ａ）〜第１図（ｃ）に本発明の例を挙げて、以
下に本発明について説明する。

第１図（ａ）に示すように、Ｐ型車結晶Ｓｉ基板１１上
にＬＯＣＯ３酸化膜１２を形成し、ゲート酸化膜１３を
形成し、その一部をエツチング除去する。

第１図（ｂ）に示すように、Ｎ′″ドープされた多結晶
シリコン配線１４及びＮ゛拡散層１５を形成する。その
上に層間絶縁膜１６を形成し、一部をホトエツチングで
除去して、接続を取るためのコンタクト孔を形成する。

＼ 第１図（Ｃ）に示すように、プラズマＣＶＤ法により、
酸素及び窒素、又はシリコンを適当の比率に制御する事
によって、オキシ窒化１ｍ！１７を２０Å〜１０００人
の厚みで形成する。その上に、多結晶シリコン層１８を
形成してホトエツチングする事により高抵抗配線を形成
する。

［発明の効果］ 本発明の方法によると、下層配線とそれに接続を取ると
ころの高抵抗配線の接触部に薄く適度な厚みを選ぶこと
によって、高抵抗配線の特性をそこなう事なしに、下層
の配線層からのリンの侵入を防ぐ事が可能であり、高抵
抗配線部を可能な限り短くする事ができ、これからの高
密度化、高集積化に最適な方法である。

なお、下層の配線がポリサイドでも可能である。

略図である。

出願人　セイコーエプソン株式会社 代理人　弁理士　鈴　木　喜三部（他１名）

【図面の簡単な説明】

第１図（ａ）〜第１図（ｃ）は本発明の例で、工程順の
断面略図である。 第２図（ａ）〜第２図（ｃ）及び第３図（ａ）〜第３図
（ｃ）は従来方法の例で、工程順の断面ｌ ネｌ　ｌｉ　（Ｉｔ） ｌｉ γλｍ ！ （Ｃ） 腑之図 （こ）

Claims (2)

【特許請求の範囲】
1. （１）Ｓｉ単結晶基板上に、又は絶縁膜をかいして形成
   されたＮ＾＋ドープされた第一の多結晶シリコン配線、
   又はポリサイド配線と、層間絶縁膜をかいして少なくと
   も一箇所以上で該層間絶縁膜に穴があけられ、該第一の
   多結晶シリコン配線、又は該ポリサイド配線と接続をと
   った所の、抵抗として用いられる第二の多結晶シリコン
   配線とを有する半導体集積回路装置において、該第一の
   多結晶シリコン配線、又は該ポリサイド配線と、該第二
   の多結晶シリコン配線の間ですくなくとも接合部にオキ
   シ窒化膜を配置したことを特徴とする半導体集積回路装
   置。
2. （２）該オキシ窒化膜の厚みは、２０Å〜２００Åの範
   囲であることを特徴とする請求項１記載の半導体集積回
   路装置。