JPH0410296A - 携帯型半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、携帯型半導体記憶装置に係り、特に半導体
記憶装置の静電気対策に関する。

〔従来の技術〕

第５図及び第６図はそれぞれ従来の携帯型半導体記憶装
置を示す断面図及び平面図である。半導体記憶装置（１
）は複数の半導体メモリ（２）を搭載したプリント基板
（３）を有し、このプリント基板（３）がフレーム（４
）により固定されている。フレーム（４）の両面にはそ
れぞれ金属製のパネル（５）及び（６）が支持され、フ
レーム（４）の一端部には端末機（図示せず）とこの半
導体記憶装置（１）とを電気的に接続するためのコネク
タ（７）が設けられている。プリント基板（３）の接地
ライン（３ａ）とパネル（６）とはコイルバネ（８）に
よって電気的に接続されており、パネル（５）及び（６
）は第７図に示すように側部に形成された爪部（５ａ）
及び（６ａ）が互いに嵌合することにより電気的に接続
されている。

このような携帯型半導体記憶装置（１）は製造された後
、第８図に示すように端末機（９）に装着された状態で
静電気シミュレータ（１０）により静電気印加の試験が
行われる。まず、静電気シミユし−タ（１０）では＄１
（１１）により充電抵抗（１２）を介して放電コンデン
サ（１３）が充電される。次に、静電気シミュレータ（
１０）の電［ｉ　（１６）を半導体記憶装置（１）のパ
ネル（５）あるいは（６）に接触させた状態てスイッチ
（１４）を切り替えることにより、放電コンデンサ（１
３）に蓄積された電荷が放電抵抗（１５）を介して半導
体記憶装置（１）のパネル（５）あるいは（６）に印加
され放電電流（１７）が流れる。尚、（１８）は外部イ
ンピーダンスを示している。

〔発明が解決しようとする課題〕

このときの半導体記憶装置（１）内における放電；流（
１７）の流れ方を第９図に模式的に示す。静電気シミュ
レータ（１０）のｔ［１（１６）を介してパネルクロ）
に静電気が印加されると、パネル（６）からコイルバネ
（８）を通ってプリント基板（３）の接地ライン（３ａ
）に放電電流（１７）が流れる。

ところで、コイルバネ（８）はパネル（６）とプリント
基板（３）の接地ライン（３ａ）とを電気的に接続する
ためのものであるのて、第５区及び第６図に示すように
、従来コネクタ（７）とは反対側の部分、すなわち回路
素子や配線が混みいっていない空間的な余裕のある部分
に配置されていた。このため、放電電流（１７）の一部
の電流（１７ａ）はプリント基板（３）の接地ライン（
３ａ〉及びコネクタ（７）の接地端子（７ａ）を介して
端末機（９）へ流れるが、他の電流（１７ｂ）は半導体
メモリ（２）内を貫通し、コネクタ（ア）の入出力端子
群（７ｂ）及び電源端子（７ｃ）を介して端末機（９）
へと流れる。尚、（１９）は半導体記憶装置（１）の接
地インピーダンスを示す。また、第１０図は半導体メモ
リ（２）内を放電電流（１７ｂ）が流れる様子を示すも
のである。

尚、放電電流の流れる方向は静電気シミュレータ（１０
）の電源（１１）の極性によって決定され、第８図のよ
うに充電抵抗（１２）側が正極の場合は半導体記憶装置
（１）から端末機（９）へと流れ、負極の場合は逆に端
末機（９）から半導体記憶装置（１）へと流れる。また
、一般に静電気による放電電流は非常に大きく、例えば
放電抵抗を２００Ω、放電コンデンサを２００ｐＦ、印
加電圧を１０ｋＶ、外部インピーダンスをＯΩとした場
合には、放電電流のピーク値は５０Ａになり、放電電流
の時定数は２００ΩＸ２００ｐＦ４０ｎｓｃｃとなる。

このように従来の半導体記憶装置（１）では、大きな放
電電流（１７ｂ）が半導体メモリ（２）を貫通してしま
い、このため半導体メモリ（２）の劣化あるいは破壊の
恐れがあるという問題点があった。

また、コイルバネ（８）とコネクタ（７）とが離れてい
るために、半導体記憶装置（１）の接地インピーダンス
（１９）は無視できない大きさとなり、この接地インピ
ーダンス（１９）により逆起電圧ｅが発生する。逆起電
圧ｅは接地インピーダンス（１９）の実効インダクタン
スをＬとして、 ｅ＝−Ｌ　　ｄｉ／ｄｔ て表される。ただし、ｄｉｌ！瞬時電流、ｄｔは瞬時電
流の流れる時間を示す。

従って、半導体記憶装置（１）の接地ライン（３ａ）と
他の信号線との間に電位差が生じ、半導体メモリ（２）
内の記憶データの破壊、半導体メモリ（２）の劣化さら
には破壊の恐れがあるという問題を生じていた。

この発明はこのような問題点を解消するためになされた
ちのて、パネルに静電気放電が生じても記憶データの破
壊及び半導体メモリ等の記憶手段の劣化　破壊を防止す
ることのできる携帯型半導体記憶装置を提供することを
目的とする。

〔課題を解決するための手段〕

この発明に係る携帯型半導体記憶装Ｗは、データを記憶
するための記憶手段と、記憶手段を収容するケーシング
と、ケーシングに設けられ且つ接地端子及び記憶手段に
データを入出力するための入出力端子を含む複数の端子
を有する外部接続用コネクタと、接地端子の近傍に配置
され且つ接地端子とケーシングとを電気的に接続するた
めの導通手段とを備えたものである。

〔作用〕

この発明においては、静電気による放電電流はケーシン
グから導通手段を介してコネクタの接地端子に流れ、さ
らにこの接地端子から外部へ流れる。

〔実施例〕

以下、この発明の実施例を添付図面に基づいて説明する
。

第１図及び第２図はそれぞれこの発明の一実施例に係る
携帯型半導体記憶装置を示す断面図及び平面図である。

この携帯型半導体記憶装置（２１）はデータを記憶する
ための複数の半導体メモリ（２２）を搭載したプリント
基板（２３）を有しており、このプリント基板（２３）
がフレーム（２４）により固定されている。フレーム（
２４）の両面にはそれぞれ金属製のパネル（２５）及び
〈２６）が支持され、フレーム（２４）の一端部には端
末機（図示せず）とこの半導体記憶装置（２１）とを電
気的に接続するための外部接続用コ才・フタ〈２７）が
設けられている。

コネクタ（２７）は接地端子（２７ａ）、複数の入出力
端子（２７ｂ）及び電源端子（図示せず）等の複数の端
子を有している。接地端子（２７ａ）はプリント基板（
２３）の接地ライン（２３ａ）に、各入出力端子（２７
ｂ）はプリント基板（２３）の配線（図示せず）を介し
て対応する半導体メモリ（２２）に接続されている。尚
、接地端子（２７ａ）は入出力端子（２７ｂ）等の他の
端子よりコネクタ（２７）の挿入口（２７ｃｌ）側に長
さＤだけ長く形成されている。

フレーム（２４）には、コネクタ（２７）の接地端子（
２７ａ）の近傍に貫通孔（２４ａ）が形成されている。

貫通孔（２４ａ）はプリント基板（２３）の接地ライン
に対応する位置に形成されており、この貫通孔（２４）
内に導体からなるコイルバネ（２８）が収容されている
。

このコイルバネ（２８）によりプリント基板（２３）の
接地ライン（２３ａ）とパネル（２６）とが電気的に接
続されている。

また、パネル（２５）及び（２６）は第２図に示すよう
にそれぞれ側部に複数の爪部（２５ａ）及び（２６ａ）
を有しており、対応する爪部（２５ａ）及び（２６ａ）
が互いに嵌合されている。これにより、パネル（２５）
及び（２６）は互いに電気的に接続され、常に同電位と
なる。すなわち、パネル（２５）及び（２６）はコイル
バネ（２８）及びプリント基板（２３）の接地ライン（
２３ａ）を介してコネクタ（２７）の接地端子（２７ａ
）に電気的に接続されている。

複数の半導体メモリ（２２）により記憶手段が、パネル
（２５）及び（２６）とフレーム（２４）とにより記憶
手段を収容するケーシングが、コイルバネ（２８）によ
り導通手段がそれぞれ構成されている。

次に、この実施例の動作について説明する。まず、第３
図に示すように、コネクタ（２７）により半導体記憶装
置（２１）を端末機（２９）に挿入し、この状態で第８
図に示した静電気シミュレータ（１０）の電極（１６）
を半導体記憶装置（２１）のパネル（２５）あるいは（
２６）に接触させて静電気を印加する。すると、パネル
（２６）からコイルバネ（２８）、プリント基板（２３
）の接地ライン（２３ａ）及びコネクタ（２７）の接地
端子（２７ａ）を介して端末機（２９）に放電電流（３
０）が流れる。このとき、コイルバネ（２８）はコネク
タ（２７）の接地端子（２７ａ）の近傍に配置されてい
るので、放電電流（３０）は半導体メモリ（２２）内や
コネクタ（２７）の入出力端子（２７ｂ）及び電源端子
（２７ｃ）に流れることはなく、コイルバネ（２８）か
らコネクタ（２７）の接地端子（２７ａ）へと流れるこ
とになる。

従って、放電電流（３０）が貫通することにより半導体
メモリ（２２）が劣化したり破壊する恐れは回避される
。

また、上記の静電気の印加によりコネクタ（２７）の接
地端子（２７ａ）の電位は静電気シミュレータ（１ｏ）
の放電コンデンサ（１３）の基準電位に比べて上昇し、
これに伴って各半導体メモリ（２２）の接地ラインの電
位も上昇する。しかし、半導体メモリ（２２）内には通
常接地ラインと電源ラインとの間に多数のデカップリン
グコンデンサ等が実装されているため、半導体メモリ（
２２）の電源ラインや信号ラインの電位は接地ラインの
電位に追従する。すなわち、接地ラインと電源ライン及
び信号ラインとの間に電位差は発生せず、このため半導
体メモリ（２２）内の記憶データの破壊、さらには半導
体メモリ（２２）の劣化　破壊を防止することがてきる
。

尚、放電電流（３０）が流れる際にはパネル（２５）及
び（２６）、コイルバネ（２日）、コネクタ（２７）の
接地端子（２７ａ）等の電位が瞬間的に変化するので、
これらに隣接する回路及び信号線との間で沿面放電を起
こさない沿面距離を確保することが望ましい。

一方、放Ｔ：、＄流（３０）が流れることにより端末機
（２９）内の電子回路も電位が上昇するが、端末機（２
９）内においてもその電子回路と他の部分との間に放電
電流による電位上昇に耐える沿面距離を確保すれば、電
子回路の劣化・破壊が防止される。

また、第１図に示したように、コネクタ（２７）の接地
端子（２７ａ）は他の端子よりコネクタ（２７）の挿入
口（２７ｃｌ＞側に長く形成されているので、半導体記
憶装置（２１）を端末機（２９）に挿入する際には、他
の端子に先駆けて接地端子（２７ａ）が端末機（２９）
と接続される。このため、半導体記憶装置（２２）の静
電気対策はより効果的なものとなる。

尚、上述した放電電流（３０）の流れる方向は一例を示
したものであり、静電気シミュレータ（１０）の電源（
１１）の極性によっては逆方向、すなわち端末機（２９
）からコネクタ（２７）の接地端子（２７ａ）及びコイ
ルバネ（２８）を介してパネル（２６）へと流れる。

上記の実施例では導通手段としてコイルバネ（２８）を
用いたが、これに限るものではなく、第４Ａ図に示すよ
うなリング状バネ（３８）あるいは第４Ｂ図に示すよう
な板バネ（４８）を用いることもできる。また、記憶手
段としては半導体メモリ（２２）に限らず、他の記憶媒
体を用いてもよい。

〔発明の効果〕

以上説明したように、この発明に係る携帯型半導体記憶
装置は、データを記憶するための記憶手段と、記憶手段
を収容するケーシングと、ゲージングに設けられ且つ接
地端子及び記憶手段にデータを入出力するための入出力
端子を含む複数の端子を有する外部接続用コネクタと、
接地端子の近傍に配置され且つ接地端子とケーシングと
を電気的に接続するための導通手段とを備えているので
、パネルにｎ電気放電が生じても記憶データの破壊及び
記憶手段の劣化・破壊を防止することができる。

【図面の簡単な説明】

第１図及び第２図はそれぞれこの発明の一実施例に係る
携帯型半導体記憶装置を示す断面図及び平面図、第３図
は実施例の携帯型半導体記憶装置における放電電流の流
れ方を模式的に示す図、第４Ａ［２１及び第４Ｂ図はそ
れぞれ他の実施例を示す部分断面図、第５図及び第６図
はそれぞれ従来の携帯型半導体記憶装置を示す断面図及
び平面図、第７図は第６図のＩ−１線断面図、第８図は
携帯型半導体記憶装置の静電気印加試験を行う際のシス
テム図、第９図は従来の携帯型半導体記憶装置における
放電電流の流れ方を模式的に示す図、第１０図は半導体
メモリ内の放電電流の流れ方を示す図である。 図において、（２２）は半導体メモリ、（２４）はフレ
ーム、（２５）及び（２６）はパネル、（２７）はコネ
クタ、（２７ａ）は接地端子、（２７ｂ）は入出力端子
、（２７ｃｌ）は挿入口、（２８）はコイルバネ、（３
８）はリング状バネ、（４８）は板バネである。 なお、各図中同一符号は同一または相当部分を示す。 那ｉ図 市５図 鴇６図 氾１０図 ？

Claims (2)

【特許請求の範囲】
1. （１）データを記憶するための記憶手段と、前記記憶手
   段を収容するケーシングと、 前記ケーシングに設けられ且つ接地端子及び前記記憶手
   段にデータを入出力するための入出力端子を含む複数の
   端子を有する外部接続用コネクタと、 前記接地端子の近傍に配置され且つ前記接地端子と前記
   ケーシングとを電気的に接続するための導通手段と を備えたことを特徴とする携帯型半導体記憶装置。
2. （２）前記コネクタの接地端子は、他の端子より前記コ
   ネクタの挿入口側に長く形成されている請求項１記載の
   装置。